在本系列的第二部分也是最后一部分中，我將介紹一種更好的方法來應(yīng)對這些挑戰(zhàn)，并展示Microchip創(chuàng)新如何構(gòu)建計(jì)算、內(nèi)存和存儲(chǔ)的敏捷基礎(chǔ)架構(gòu)。我還將重點(diǎn)介紹行業(yè)和像我們這樣的供應(yīng)商為滿足可組合平臺(tái)的需求而實(shí)現(xiàn)的技術(shù)進(jìn)步。

實(shí)現(xiàn)敏捷基礎(chǔ)架構(gòu)的最佳途徑

在Microchip，我們堅(jiān)信實(shí)現(xiàn)這種資源敏捷性的最佳方法是構(gòu)建靈活的解決方案構(gòu)建塊。我們正在創(chuàng)建能夠適應(yīng)新用例和新要求的構(gòu)建塊。并啟用系統(tǒng)級(jí)可組合性。有了可組合和靈活的基礎(chǔ)設(shè)施，或者我們稱之為敏捷的基礎(chǔ)設(shè)施，效率的巨大進(jìn)步是可能的。

在將物理計(jì)算、存儲(chǔ)和內(nèi)存資源視為可組合構(gòu)建塊的情況下，實(shí)現(xiàn)資源敏捷性是提高效率和消除擱淺或未充分利用資產(chǎn)的關(guān)鍵?？山M合存儲(chǔ)、計(jì)算和內(nèi)存使您能夠按工作負(fù)載優(yōu)化資源，并減少或消除資源擱淺。我們可以消除帶寬瓶頸、內(nèi)存瓶頸、存儲(chǔ)瓶頸和計(jì)算 IO 瓶頸。敏捷數(shù)據(jù)中心需要適應(yīng)性強(qiáng)的構(gòu)建塊芯片平臺(tái)，使您能夠經(jīng)濟(jì)高效地管理新興的內(nèi)存和存儲(chǔ)技術(shù)，使您的基礎(chǔ)架構(gòu)用例在硬件構(gòu)建后繼續(xù)發(fā)展。

提高 GPU 利用率

Microchip的Switchtec PAX Advanced Fabric解決方案支持可組合的異構(gòu)計(jì)算架構(gòu)。這包括可擴(kuò)展的非分層結(jié)構(gòu)，其中結(jié)構(gòu)創(chuàng)建可動(dòng)態(tài)重新配置的虛擬域。資源通過低延遲數(shù)據(jù)移動(dòng)按需分配，因?yàn)橥ㄟ^結(jié)構(gòu)的所有數(shù)據(jù)傳輸都由硬件管理。該解決方案不需要對主機(jī)進(jìn)行任何特殊的驅(qū)動(dòng)程序要求，從而加快上市時(shí)間并減少系統(tǒng)集成商的研發(fā)工作。

它是如何工作的？重要的是要認(rèn)識(shí)到，Switchtec 結(jié)構(gòu)不僅僅是 PCIe 交換機(jī)的集合。它是結(jié)構(gòu)元素的集合，這些元素使用虛擬域?qū)⒙酚蓮?fù)合體或 CPU 連接到 GPU 或存儲(chǔ)等端點(diǎn)。隨著異構(gòu)計(jì)算在數(shù)據(jù)中心變得越來越普遍，這一點(diǎn)非常重要。GPU 和加速器廣泛用于各種應(yīng)用。每個(gè)應(yīng)用程序和工作負(fù)載可能需要唯一的計(jì)算與加速器資源比率。PCIe Gen 4 架構(gòu)在 CPU 和 GPU 上都原生支持 PCIe Gen 4，是允許在人工智能和機(jī)器學(xué)習(xí)應(yīng)用中進(jìn)行可組合異構(gòu)計(jì)算的自然選擇。

我們?nèi)绾蔚竭_(dá)那里？我們從可編程、企業(yè)級(jí)質(zhì)量、低延遲的 PCIe Gen 4 交換機(jī)開始。我們添加了交鑰匙高級(jí)交換矩陣固件，以創(chuàng)建可擴(kuò)展且可配置的低延遲 PCIe 第 4 代交換矩陣。PCIe 結(jié)構(gòu)可以擴(kuò)展多個(gè)交換機(jī)和端點(diǎn)，主機(jī)保存在單獨(dú)的虛擬域中。

在下面的示例中，我們將看到主機(jī) 1 如何分配給 4 個(gè)標(biāo)記為橙色的 GPU，即使第 4 個(gè) GPU 在物理上連接到結(jié)構(gòu)中的不同交換機(jī)。這些虛擬域由每個(gè)結(jié)構(gòu)元素中靈活且可配置的嵌入式控制平面創(chuàng)建。虛擬域?qū)嶋H上是一個(gè)符合 PCIe 標(biāo)準(zhǔn)的虛擬交換機(jī)，在這里您可以看到一個(gè)橙色主機(jī)示例，該主機(jī)可以看到第 4 個(gè) GPU。雖然通過Microchip提供的固件作為交鑰匙解決方案實(shí)現(xiàn)了靈活性，但數(shù)據(jù)在硬件中路由以確保最低延遲。

此外，此體系結(jié)構(gòu)允許在結(jié)構(gòu)內(nèi)直接進(jìn)行點(diǎn)對點(diǎn)數(shù)據(jù)移動(dòng)。為什么通過 PCIe 交換矩陣的點(diǎn)對點(diǎn)數(shù)據(jù)移動(dòng)很重要或有用？點(diǎn)對點(diǎn)數(shù)據(jù)移動(dòng)可提高性能并減少延遲。在下面的示例中，我們可以通過繞過雙插槽系統(tǒng)中的 CPU 到 CPU 互連來提供 2.5 倍的帶寬。您可以看到，在這種情況下，GPU 在執(zhí)行點(diǎn)對點(diǎn)傳輸時(shí)可以提供 26 Gbps，而不是通過 CPU 子系統(tǒng)匯集流量。由于直接的點(diǎn)對點(diǎn)傳輸，此處的性能有了顯著提高。

這種可組合 GPU 模型通過將 NVMe SSD 添加到同一結(jié)構(gòu)架構(gòu)中，可輕松擴(kuò)展到 NVMe 存儲(chǔ)。NVMe 端點(diǎn)可以簡單地添加到結(jié)構(gòu)中，就像符合規(guī)范的 GPU 一樣。這允許根據(jù)需要將 SSD 動(dòng)態(tài)分配或重新分配給不同的主機(jī)，從而使存儲(chǔ)成為靈活且適應(yīng)性強(qiáng)的資源。

我們已經(jīng)討論了根據(jù)需要將整個(gè) SSD 和整個(gè) GPU 分配給主機(jī)。如果單個(gè)資源本身非常大，并且我們希望對此類資源進(jìn)行分區(qū)和共享，該怎么辦？這樣的例子就是我們希望在多個(gè)CPU之間共享的高容量SSD，以避免存儲(chǔ)擱淺。

SR-IOV 和多主機(jī)共享正是允許這種類型的靈活性。Microchip的Switchtec PCIe擴(kuò)展器以及我們的Flashtec NVMe SSD控制器通過標(biāo)準(zhǔn)的現(xiàn)成驅(qū)動(dòng)程序?qū)崿F(xiàn)端到端多主機(jī)IO虛擬化。SR-IOV是當(dāng)今的現(xiàn)實(shí)。有超過八家供應(yīng)商宣布了支持 SR-IOV 的 NVMe SSD，我們擁有靈活的基礎(chǔ)架構(gòu)來支持此類架構(gòu)。值得注意的是，PCIe 交換矩陣的應(yīng)用超出了數(shù)據(jù)中心的范圍。在自動(dòng)駕駛汽車中，您可以擁有許多傳感器和控制單元，它們在駕駛時(shí)不斷需要做出推理決策，以存儲(chǔ)數(shù)據(jù)以供將來訓(xùn)練。這可以通過擁有低延遲結(jié)構(gòu)來最有效地完成，該結(jié)構(gòu)可以訪問共享資源，例如支持 SR-IOV 的 SSD。

我們已經(jīng)討論了通過PCIe結(jié)構(gòu)解決方案（如Switchtec PCIe結(jié)構(gòu)）提高GPU和存儲(chǔ)利用率以及消除存儲(chǔ)帶寬瓶頸。但真正的敏捷性需要可組合性和靈活性。

提高存儲(chǔ)利用率

在存儲(chǔ)方面，可以通過許多不同的方式實(shí)現(xiàn)靈活性。Microchip相信將使能技術(shù)推向市場，以實(shí)現(xiàn)最大的重用，無論是軟件還是硬件認(rèn)證工作，當(dāng)您從一類存儲(chǔ)介質(zhì)轉(zhuǎn)移到另一類存儲(chǔ)介質(zhì)時(shí)。從協(xié)議的角度來看，我們的三模IP和智能存儲(chǔ)系列存儲(chǔ)控制器支持一個(gè)平臺(tái)，該平臺(tái)將允許企業(yè)級(jí)，高性能和安全的NVMe存儲(chǔ)，SAS存儲(chǔ)，SATA存儲(chǔ)或三者的某種組合。

從閃存介質(zhì)的角度來看，我們的Flashtec NVMe SSD控制器中的閃存通道引擎提供面向未來的可編程架構(gòu)，具有先進(jìn)的LDPC ECC，包括硬解碼和軟解碼。這使得 NVMe SSD 能夠進(jìn)行更多投資，在不犧牲服務(wù)質(zhì)量的情況下利用多代 NAND。

提高內(nèi)存利用率

內(nèi)存創(chuàng)新正沿著兩個(gè)向量發(fā)生，近處和遠(yuǎn)處。近內(nèi)存創(chuàng)新是關(guān)于為 CPU 提供更多帶寬，以滿足 CPU 內(nèi)不斷增加的核心數(shù)量。遠(yuǎn)內(nèi)存創(chuàng)新是關(guān)于有效地匯集然后共享內(nèi)存，使其可供機(jī)架內(nèi)的更多機(jī)器訪問。Microchip一直在與行業(yè)合作伙伴合作開發(fā)許多新的串行加載/存儲(chǔ)標(biāo)準(zhǔn)來解決這個(gè)問題，例如CXL，Gen Z和OpenCAPI。

在FMS上，我們發(fā)布了我們在這一領(lǐng)域的第一款產(chǎn)品，即DDR4智能內(nèi)存控制器的開放式內(nèi)存接口。

SMC 1000 8x25G 內(nèi)存控制器通過 4 通道 8G 串行 OMI 開放式內(nèi)存接口提供與 DDR25 的低延遲連接，從而實(shí)現(xiàn) AI 和機(jī)器學(xué)習(xí)應(yīng)用所需的內(nèi)存帶寬。

這種類型的解決方案提供：

增加內(nèi)存帶寬。我們將 288 引腳 DDR4 接口縮減為 84 引腳 OMI 接口，從而有效地將 CPU 的內(nèi)存帶寬提高了四倍。

它使媒體獨(dú)立。通過將控制器移到 CPU 之外，我們使內(nèi)存技術(shù)能夠獨(dú)立于 CPU 發(fā)展。

總體解決方案成本更低。CPU 和 SoC 的硅、IP 和封裝成本更低。

利用SMC 1000的DDIMM可從Microchip的一些合作伙伴處獲得，即美光，三星和智能模塊化。

總之，在Microchip，我們相信靈活和可組合的基礎(chǔ)設(shè)施是數(shù)據(jù)中心的未來。Microchip在存儲(chǔ)、內(nèi)存和計(jì)算互連領(lǐng)域不斷創(chuàng)新，使系統(tǒng)構(gòu)建商和數(shù)據(jù)中心運(yùn)營商能夠提高效率并適應(yīng)不斷變化的用例。

審核編輯：郭婷