在本文中,我想談?wù)勎覀?strong>CEVA和Intrinsix如何就OEM和半導(dǎo)體進(jìn)行協(xié)作,以找到進(jìn)行交鑰匙ASIC設(shè)計(jì)或無(wú)線(xiàn)子系統(tǒng)設(shè)計(jì)的可靠路徑。
舉例來(lái)說(shuō),想象一下您可能想要為無(wú)線(xiàn)智能揚(yáng)聲器或智能家庭娛樂(lè)系統(tǒng)構(gòu)建的SoC類(lèi)型。該系統(tǒng)的核心是音頻管線(xiàn),支持控制命令語(yǔ)音處理,并可通過(guò)Wi-Fi和藍(lán)牙連接技術(shù)實(shí)現(xiàn)無(wú)線(xiàn)連接,其中BT連接可用于遠(yuǎn)程控制或音頻流式傳輸。我們還提供用于藍(lán)牙和WiFi的片上射頻。總體結(jié)構(gòu)圖如下所示:

ASIC設(shè)計(jì)共創(chuàng)階段I – 規(guī)劃
規(guī)劃從詳細(xì)討論產(chǎn)品需求開(kāi)始。智能揚(yáng)聲器通常會(huì)配備多個(gè)麥克風(fēng),支持自動(dòng)回聲消除和音頻波束成型,以放大整個(gè)房間的語(yǔ)音命令。無(wú)線(xiàn)耳塞可能只需一個(gè)或兩個(gè)麥克風(fēng),并且依靠骨傳導(dǎo)來(lái)接收語(yǔ)音命令,而非波束成型。
對(duì)于藍(lán)牙,您想僅使用BLE還是想通過(guò)雙模式來(lái)支持較舊的設(shè)備或更豐富的音頻?對(duì)于Wi-Fi,向后兼容性可解決大多數(shù)問(wèn)題,但您可能需要考慮藍(lán)牙和Wi-Fi之間的干擾(2.4GHz)。我們有解決這一問(wèn)題的共存解決方案。集成射頻收發(fā)機(jī)也需要仔細(xì)規(guī)劃。
對(duì)于IP選擇,CEVA是無(wú)線(xiàn)、音頻、人工智能和運(yùn)動(dòng)感應(yīng)嵌入式解決方案的市場(chǎng)領(lǐng)導(dǎo)者,可解決此應(yīng)用的IP 需求。
對(duì)于其他功能和參數(shù)目標(biāo),我們會(huì)討論設(shè)計(jì)和IP替代方案以及相關(guān)取舍。討論將涵蓋應(yīng)用控制、外部接口(如果有的話(huà))以及安全啟動(dòng)、配置和無(wú)線(xiàn)更新的安全性(CEVA還提供嵌入式安全信任根解決方案)。在此階段,我們應(yīng)該設(shè)定功率、性能和服務(wù)質(zhì)量(帶寬和延遲)目標(biāo)。如果您有自有IP或計(jì)劃使用商業(yè)IP,則我們需要討論IP與總體目標(biāo)的匹配程度。所有重要預(yù)期都應(yīng)在這一階段敲定。然后,我們將構(gòu)建、審核并商定最終架構(gòu)結(jié)構(gòu)圖和需求列表。
我們的方法高度重視驗(yàn)證,以確保我們能夠準(zhǔn)確地按您的預(yù)期提供解決方案,并且方案能夠在第一批硅片樣品上正常運(yùn)行。因此,我們將與您密切合作,以制定、審核和簽署全面的需求規(guī)范。其中應(yīng)包括用例和操作模式,以及驅(qū)動(dòng)這些用例和模式的軟件,還有預(yù)期的異常行為。需求必須涵蓋參數(shù)行為和功能。
一旦架構(gòu)和需求得到充分定義,我們將構(gòu)建詳細(xì)的項(xiàng)目時(shí)間表和成本分析,并納入人力、IP、工具和其他因素。我們將通過(guò)一系列完整文檔向您展示這些內(nèi)容,從驗(yàn)證計(jì)劃和設(shè)計(jì)規(guī)范,到DFT以及ASIC設(shè)計(jì)的實(shí)施計(jì)劃。我們還將討論軟件注意事項(xiàng)。
CEVA為其許多IP提供廣泛的軟件解決方案,例如無(wú)線(xiàn)協(xié)議堆棧、音頻堆棧和用于AI產(chǎn)品的CNN/DNN堆棧。這些內(nèi)容將在規(guī)劃討論中介紹,并在報(bào)告中予以詳細(xì)說(shuō)明,以幫助您了解如何將現(xiàn)有軟件集成到目標(biāo)硬件中。
無(wú)線(xiàn)子系統(tǒng)的規(guī)劃過(guò)程與SoC計(jì)劃的規(guī)劃過(guò)程基本相似,除了這里的客戶(hù)端還必須在子系統(tǒng)上提供SoC約束(例如可用時(shí)鐘、重置、電源控制平面圖約束等)。
共創(chuàng) – 規(guī)劃階段以外
共創(chuàng)項(xiàng)目的其余部分遵循標(biāo)準(zhǔn)ASIC設(shè)計(jì)或子系統(tǒng)設(shè)計(jì)流程,裝配、驗(yàn)證和實(shí)施之間具有顯著的并行性。射頻和混合信號(hào)集成需要專(zhuān)業(yè)技能。
在整個(gè)過(guò)程中,我們會(huì)更新進(jìn)展并邀請(qǐng)您討論當(dāng)前設(shè)計(jì)情況。在RTL開(kāi)發(fā)過(guò)程中,客戶(hù)將為我們提供測(cè)試軟件,以證明關(guān)鍵用例的需求已得到滿(mǎn)足。如果他們運(yùn)行FPGA仿真以進(jìn)行自己的軟件開(kāi)發(fā),他們將在仿真就緒的RTL衰減可用時(shí)使用這些RTL衰減。對(duì)于ASIC設(shè)計(jì),我們定期向客戶(hù)提供最新進(jìn)展,從物理設(shè)計(jì)前時(shí)序收斂到物理設(shè)計(jì)后時(shí)序收斂及完全簽核。
我們過(guò)往的表現(xiàn)是我們的品質(zhì)保證
CEVA和Intrinsix將驗(yàn)證和嚴(yán)密的項(xiàng)目計(jì)劃放在我們所有工作的第一位,這些構(gòu)成我們對(duì)您的承諾。35年來(lái),我們一直按時(shí)、按規(guī)格地向領(lǐng)先的系統(tǒng)和半導(dǎo)體公司交付設(shè)計(jì)和子系統(tǒng)。我們合作的大部分客戶(hù)來(lái)自國(guó)防、醫(yī)療及其他領(lǐng)域,他們對(duì)流程和產(chǎn)品可靠性的要求非常高。我們與這些客戶(hù)共同開(kāi)發(fā)的流程和專(zhuān)業(yè)知識(shí)已經(jīng)融入到我們“第一次就把事情做好”的文化理念中,正如您在我們的驗(yàn)證和項(xiàng)目管理規(guī)范中所看到的那樣。
我們?cè)O(shè)計(jì)的ASIC范圍廣泛,從智能揚(yáng)聲器到無(wú)線(xiàn)環(huán)繞音響,從智能電源工具到智能手術(shù)儀器,從醫(yī)療植入體到可穿戴和智能健康設(shè)備,從物聯(lián)網(wǎng)微控制器到生物指紋傳感器。其中許多應(yīng)用目前都在批量生產(chǎn)中。
我們基于DSP的IP解決方案包括移動(dòng)、物聯(lián)網(wǎng)和基礎(chǔ)設(shè)施中的5G基帶處理平臺(tái)、任何攝像頭設(shè)備的高級(jí)成像和計(jì)算機(jī)視覺(jué)平臺(tái)、多個(gè)物聯(lián)網(wǎng)市場(chǎng)的音頻/語(yǔ)音/聲音和超低功耗始終開(kāi)啟/傳感應(yīng)用平臺(tái)。
我們提供傳感器技術(shù),并為耳穿戴設(shè)備、可穿戴設(shè)備、AR/VR、PC、機(jī)器人、遠(yuǎn)程控制和物聯(lián)網(wǎng)等市場(chǎng)提供廣泛的傳感器融合軟件和慣性測(cè)量裝置(IMU)解決方案。對(duì)于無(wú)線(xiàn)物聯(lián)網(wǎng),我們的藍(lán)牙(低功耗和雙模)、Wi-Fi 4/5/6 (802.11n/ac/ax)、超寬帶(UWB)、NB-IoT和GNSS平臺(tái)是業(yè)內(nèi)廣泛授權(quán)的連接平臺(tái)。
我們?cè)?strong>IP和ASIC設(shè)計(jì)交付方面的綜合專(zhuān)業(yè)知識(shí)為您保駕護(hù)航,CEVA和Intrinsix無(wú)疑是您下一款突破性產(chǎn)品的正確選擇。
聯(lián)系CEVA,了解我們?nèi)绾螏椭M(jìn)行共創(chuàng)規(guī)劃。
識(shí)別右側(cè)二維碼
立即了解
CEVA更多信息

本文作者:Mark Beal, Chief Technical Officer at Intrinsix, subsidiary of CEVA
-
dsp
+關(guān)注
關(guān)注
556文章
8157瀏覽量
357408 -
藍(lán)牙
+關(guān)注
關(guān)注
116文章
6077瀏覽量
173978 -
CEVA
+關(guān)注
關(guān)注
1文章
189瀏覽量
76575
原文標(biāo)題:共創(chuàng)計(jì)劃確保可靠ASIC設(shè)計(jì)
文章出處:【微信號(hào):CEVA-IP,微信公眾號(hào):CEVA】歡迎添加關(guān)注!文章轉(zhuǎn)載請(qǐng)注明出處。
發(fā)布評(píng)論請(qǐng)先 登錄
NS-JD電纜接地箱——確保電力傳輸安全的首選解決方案
HX1117A的性能測(cè)試:確保電子設(shè)備的穩(wěn)定性和可靠性

CPLD 與 ASIC 的比較
ASIC和GPU的原理和優(yōu)勢(shì)

Verilog 與 ASIC 設(shè)計(jì)的關(guān)系 Verilog 代碼優(yōu)化技巧
ASIC集成電路在人工智能中的應(yīng)用
ASIC集成電路如何提高系統(tǒng)效率
ASIC集成電路應(yīng)用領(lǐng)域 ASIC集成電路的優(yōu)缺點(diǎn)分析
ASIC集成電路與FPGA的區(qū)別
負(fù)載箱在確保可靠電力分配中的作用
共創(chuàng)AI+時(shí)代——2024中國(guó)移動(dòng)全球合作伙伴大會(huì)

評(píng)論