Problem 158-Bugs_mux2

題目說(shuō)明

這個(gè) 8 位寬的 2 對(duì) 1 多路復(fù)用器不起作用。修復(fù)錯(cuò)誤。

模塊端口聲明

moduletop_module(
inputsel,
input[7:0]a,
input[7:0]b,
output[7:0]out);

題目解析

sel的位寬不夠，補(bǔ)到8位即可。

moduletop_module(
inputlogicsel,
inputlogic[7:0]a,
inputlogic[7:0]b,
outputlogic[7:0]out);

assignout=({8{sel}}&a)|(~{8{sel}}&b);

endmodule

點(diǎn)擊Submit，等待一會(huì)就能看到下圖結(jié)果：

注意圖中的Ref是參考波形，Yours是你的代碼生成的波形，網(wǎng)站會(huì)對(duì)比這兩個(gè)波形，一旦這兩者不匹配，仿真結(jié)果會(huì)變紅。

這一題就結(jié)束了。

Problem 159-Bugs_nand3

題目說(shuō)明

本題中的三輸入與非門不工作了，找出并修正 BUG。

讀者必須使用提供的 5 輸入與門來(lái)實(shí)現(xiàn)這個(gè)與非門。

模塊端口聲明

moduletop_module(inputa,inputb,inputc,outputout);

題目解析

原題中只使用了與門~

moduletop_module(inputlogica,
inputlogicb,
inputlogicc,
outputlogicout
);//

varlogicout_temp;
andgateinst1(.out(out_temp),
.a(a),
.b(b),
.c(c),
.d(1'd1),
.e(1'd1)
);

assignout=~out_temp;
endmodule

點(diǎn)擊Submit，等待一會(huì)就能看到下圖結(jié)果：

注意圖中的Ref是參考波形，Yours是你的代碼生成的波形，網(wǎng)站會(huì)對(duì)比這兩個(gè)波形，一旦這兩者不匹配，仿真結(jié)果會(huì)變紅。

這一題就結(jié)束了。

Problem 160-Bugs_mux4

題目說(shuō)明

這個(gè) 4 對(duì) 1 多路復(fù)用器不起作用。修復(fù)錯(cuò)誤。

下面無(wú)錯(cuò)誤的 2 對(duì) 1 多路復(fù)用器：

modulemux2(
inputsel,
input[7:0]a,
input[7:0]b,
output[7:0]out
);

模塊端口聲明

moduletop_module(
input[1:0]sel,
input[7:0]a,
input[7:0]b,
input[7:0]c,
input[7:0]d,
output[7:0]out);

題目解析

沒(méi)啥大問(wèn)題，還是變量位寬問(wèn)題。

moduletop_module(
inputlogic[1:0]sel,
inputlogic[7:0]a,
inputlogic[7:0]b,
inputlogic[7:0]c,
inputlogic[7:0]d,
outputlogic[7:0]out
);//

varlogic[7:0]mux0,mux1;
mux2u1_mux0(sel[0],a,b,mux0);
mux2u2_mux1(sel[0],c,d,mux1);
mux2u3_mux2(sel[1],mux0,mux1,out);

endmodule

點(diǎn)擊Submit，等待一會(huì)就能看到下圖結(jié)果：

注意圖中的Ref是參考波形，Yours是你的代碼生成的波形，網(wǎng)站會(huì)對(duì)比這兩個(gè)波形，一旦這兩者不匹配，仿真結(jié)果會(huì)變紅。

這一題就結(jié)束了。

Problem 161-Bugs_addsubz

題目說(shuō)明

繼續(xù)找BUG

圖片來(lái)自HDLBits

模塊端口聲明

moduletop_module(
inputdo_sub,
input[7:0]a,
input[7:0]b,
outputreg[7:0]out,
outputregresult_is_zero
);

題目解析

out條件舉例不足。

moduletop_module(
inputlogicdo_sub,
inputlogic[7:0]a,
inputlogic[7:0]b,
outputlogic[7:0]out,
outputlogicresult_is_zero
);

always_combbegin
case(do_sub)
0:out=a+b;
1:out=a-b;
endcase

if(out==8'd0)begin
result_is_zero=1;
end
elsebegin
result_is_zero=0;
end

end

endmodule

點(diǎn)擊Submit，等待一會(huì)就能看到下圖結(jié)果：

注意圖中的Ref是參考波形，Yours是你的代碼生成的波形，網(wǎng)站會(huì)對(duì)比這兩個(gè)波形，一旦這兩者不匹配，仿真結(jié)果會(huì)變紅。

這一題就結(jié)束了。

Problem 162-Bugs_case

題目說(shuō)明

這個(gè)組合電路應(yīng)該識(shí)別鍵 0 到 9 的 8 位鍵盤掃描碼。它應(yīng)該指示是否識(shí)別了 10 種情況中的一種（valid），如果是，則檢測(cè)到哪個(gè)鍵。修復(fù)錯(cuò)誤。

模塊端口聲明

moduletop_module(
input[7:0]code,
outputreg[3:0]out,
outputregvalid=1);

題目解析

信號(hào)定義時(shí)不能賦值，case最后一個(gè)選項(xiàng)位寬不對(duì)。

moduletop_module(
inputlogic[7:0]code,
outputlogic[3:0]out,
outputlogicvalid);//

always_combbegin
out=4'd0;
valid=1'd1;
case(code)
8'h45:out=4'd0;
8'h16:out=4'd1;
8'h1e:out=4'd2;
8'h26:out=4'd3;
8'h25:out=4'd4;
8'h2e:out=4'd5;
8'h36:out=4'd6;
8'h3d:out=4'd7;
8'h3e:out=4'd8;
8'h46:out=4'd9;
default:valid=1'd0;
endcase
end

endmodule

點(diǎn)擊Submit，等待一會(huì)就能看到下圖結(jié)果：

注意圖中的Ref是參考波形，Yours是你的代碼生成的波形，網(wǎng)站會(huì)對(duì)比這兩個(gè)波形，一旦這兩者不匹配，仿真結(jié)果會(huì)變紅。

這一題就結(jié)束了。

審核編輯：劉清