一、 底板簡(jiǎn)介

1.1 產(chǎn)品簡(jiǎn)介

在這里，對(duì)這款 MP5702 開發(fā)板底板進(jìn)行簡(jiǎn)單的功能介紹。本公司相關(guān)核心板都可與其對(duì)接，型號(hào)如 MP5652（請(qǐng)?jiān)斠娪脩羰謨?cè)）。底板+核心板的模式來設(shè)計(jì)組成完整的開發(fā)。底板和核心板之間使用高速板間連接器連接。MP5702 底板采用 4 個(gè) 0.5mm 間距 120Pin 鍍金連接器與核心板連接，底板四個(gè)腳放置了 4 個(gè) 3.5mm 固定孔，此孔可以與核心板通過螺絲緊固，確保了在強(qiáng)烈震動(dòng)的環(huán)境下穩(wěn)定運(yùn)行。

這款 MP5702 底板能夠方便用戶對(duì)底板進(jìn)行二次開發(fā)利用。底板上擴(kuò)展了一些外圍接口， 其中包含 4 路光纖接口、1 路千兆以太網(wǎng)接口、1 路 USB 轉(zhuǎn) UART 接口，8 路 SMA 接口、1 路 JTAG 接口、2 個(gè) 40 針擴(kuò)展接口和一些按鍵、LED。

整個(gè)底板系統(tǒng)的結(jié)構(gòu)示意圖如下圖所示：

通過以上示意圖，我們可以看到，我們這個(gè)底板平臺(tái)所能含有的接口和功能。

這款底板的4個(gè)板對(duì)板連接器擴(kuò)展出了244個(gè)IO，同時(shí)底板也擴(kuò)展出了16對(duì)高速收發(fā)器

GXB接口。對(duì)于需要大量IO的用戶，是個(gè)不錯(cuò)的選擇。對(duì)于二次開發(fā)來說，非常適合。

1.2 產(chǎn)品規(guī)格

1.3 產(chǎn)品外觀

MP5702 核心板正面照片

1.4 產(chǎn)品結(jié)構(gòu)尺寸圖

底板結(jié)構(gòu)尺寸圖：188(mm)x122(mm)， PCB：8 層。

MP5700 底板尺寸圖

二、 MP5702 底板使用手冊(cè)詳細(xì)介紹

2.1 SFP 接口

板上共 4 個(gè)光模塊的發(fā)送和接收與 J4 相連，實(shí)現(xiàn) 4 路高速的光纖通信接口。每路的光纖

數(shù)據(jù)通信接收和發(fā)送的速度高達(dá) 10 Gbps。用戶可以將 SFP 光模塊插入到這 4 個(gè)光纖接口中進(jìn)行光纖數(shù)據(jù)通信。4 路光纖接口與 J4 連接器相連接。J4 連接器與 MP5652 等核心板的

GXB 相連接，每路 TX 發(fā)送和 RX 接收數(shù)據(jù)速率高達(dá) 10 Gbps。

光纖模塊引腳配置

2.2 GXB 時(shí)鐘

底板上為 GXB 收發(fā)器提供了 200MHz 的參考時(shí)鐘。參考時(shí)鐘連接到 J4。該時(shí)鐘源的原

理圖如下圖所示。

GTX 時(shí)鐘源 FPGA 引腳配置

2.3 JTAG 調(diào)試口

MP570 底板載了一個(gè)間距 2.54mm 10 PIN 的 JTAG 下載調(diào)試接口，方便用戶調(diào)試

FPGA。JTAG 下載調(diào)試接口信號(hào)與 J1 相連。底板的 JTAG 接口如下圖所示：

JTAG 引腳配置

2.4 系統(tǒng)復(fù)位

通過按鍵 KEY1 實(shí)現(xiàn)全局復(fù)位，低電平復(fù)位。復(fù)位管腳接在了 J2 的 92 管腳上。

JTAG 引腳配置

2.5 LED 燈

該底板上有 8 個(gè)紅色信號(hào)指示燈，與 J2 連接器上相應(yīng)管腳相連，高電平燈亮。LED 燈

硬件連接的示意圖如下圖所示。

LED 引腳配置

2.6 按鍵

該底板上有 4 個(gè)按鍵，與 J2 連接器上相應(yīng)管腳相連，平時(shí)為高電平，按下為低電平。

按鍵硬件連接的示意圖如下圖所示。

按鍵引腳配置

2.7 SMA 接口

該底板上有 8 個(gè) SMA 射頻連接器，與 J2、J3 連接器上相應(yīng)管腳相連。SMA 射頻連接

器硬件連接的示意圖如下圖所示。c

SMA 引腳配置

2.8 USB 轉(zhuǎn)串口

該底板上配備了一個(gè)UART 轉(zhuǎn)USB 接口，用于系統(tǒng)調(diào)試。與J2連接器上相應(yīng)管腳相連。轉(zhuǎn)換芯

片采用Silicon Labs CP2102GM 的USB-UART 芯片, USB 接口采用MINI USB 接口，可以用

一根USB 線將它連接到上PC 的USB 口進(jìn)行核心板的單獨(dú)供電和串口數(shù)據(jù)通信 。

USB UART 電路設(shè)計(jì)的示意圖如下圖所示:

UART 轉(zhuǎn) USB 接口配置

2.9 40 針擴(kuò)展口

底板預(yù)留了 2 個(gè) 2.54mm 標(biāo)準(zhǔn)間距的 40 針的擴(kuò)展口 J11、J12，用于連接本公司設(shè)計(jì)的各

個(gè)模塊或者用戶自己設(shè)計(jì)的模塊功能電路，每個(gè)擴(kuò)展口有 40 個(gè)信號(hào)，其中， 3.3V 電源 1 路，

1.8V 電源 1 路，GND 2 路，IO 口 36 路。擴(kuò)展口的 IO 連接的 J3 上。按鍵硬件連接的示意

圖如下圖所示。

40 針擴(kuò)展口引腳配置

2.10 千兆以太網(wǎng)

該底板上具有 1 路千兆以太網(wǎng)口，用戶進(jìn)行千兆網(wǎng)絡(luò)通信開發(fā)，收發(fā)總線與對(duì)應(yīng)時(shí)鐘嚴(yán)

格等長(zhǎng)。采用的 PHY 型號(hào)為 88E1512-XX-NNP2I000。千兆以太網(wǎng)的 IO 連接到 J1 上。以

太網(wǎng)硬件連接的示意圖如下圖所示。

千兆以太網(wǎng)接口配置

2.11 底板電源

底板集成電源管理，+5—+12V 電源輸入通過 TI 電源芯片 TPS54620 產(chǎn)生 3.3V、

1.8V、1.0V 的電源，為底板芯片提供穩(wěn)定的電源。電源硬件連接的示意圖如下圖所示。

2.12 USB 2.0 接口

該底板上具有 1 路 USB 2.0 接口，用戶進(jìn)行 USB 通信開發(fā)。采用的接口芯片為

USB3320C-EZK-TR。USB 的 IO 連接到 J1 上。選用的千兆以太網(wǎng)的 RJ45 連接器上集成了USB 接口，型號(hào)為 0821-1X1T-43-F，所以千兆以太網(wǎng)和 USB 共用同一個(gè)連接器。USB 硬

件連接的示意圖如下圖所示。

USB接口配置

2.13 底板時(shí)鐘

該底板上提供了一個(gè)差分的 FPGA 時(shí)鐘源，晶振頻率可以根據(jù)需求選擇焊接，晶振輸出

連接到 FPGA BANK3D 的全局時(shí)鐘，這個(gè)全局時(shí)鐘可以用來驅(qū)動(dòng) FPGA 內(nèi)的用戶邏輯等電

路。該時(shí)鐘源的原理圖如下圖所示。

晶振接口配置

2.14 連接器管腳定義

底板一共擴(kuò)展出 4 個(gè)高速擴(kuò)展口，使用 4 個(gè) 120 Pin 的板間連接器（

J1~J4）和核心板

連接，連接器使用松下的 AXK6A2337YG。共引出 244 個(gè) IO、16 組 GXB 的接收和發(fā)送、供

電輸入與電源、JTAG、其余為 GND 管腳。

對(duì)于有疑問的用戶可以聯(lián)系客服接入技術(shù)支持。+W了解：M*D*Y*f*p*g*a*0*0*3

審核編輯：湯梓紅