介紹

串行外設(shè)接口(SPI)是工業(yè)設(shè)備中常用于數(shù)字處理器核心和外圍設(shè)備之間通信的一種協(xié)議。然而，為了安全使用，有必要對(duì)外圍設(shè)備和核心進(jìn)行電隔離。雖然隔離和SPI都是成熟的技術(shù)，但將兩者接口并不像預(yù)期的那么簡(jiǎn)單。

SPI概述

串行外設(shè)接口(SPI)是一種設(shè)備間總線協(xié)議，它在主設(shè)備和多個(gè)從設(shè)備之一之間提供快速、同步的全雙工通信。主設(shè)備(如MCU或FPGA)驅(qū)動(dòng)時(shí)鐘并選擇從設(shè)備(如ADC或數(shù)字輸出驅(qū)動(dòng)器)進(jìn)行地址。每個(gè)SPI設(shè)備由一個(gè)移位寄存器和控制電路組成，使所選設(shè)備同時(shí)發(fā)送和接收。在SPI通信中使用了4個(gè)信號(hào)，如圖1所示。

圖1主屬/從屬SPI連接

SCLK：所有設(shè)備所使用的同步時(shí)鐘。驅(qū)動(dòng)這個(gè)時(shí)鐘，程序接收它。請(qǐng)注意，SCLK可以被門控控制，并且不需要在SPI事務(wù)之間被驅(qū)動(dòng)。

MOSI：驅(qū)動(dòng)，程序。在主服務(wù)器上也稱為DO，在從服務(wù)器上也稱為DI。這是由主機(jī)驅(qū)動(dòng)的主數(shù)據(jù)線到SPI總線上的所有從服務(wù)器。只有從MOSI中選擇的從時(shí)鐘數(shù)據(jù)。

驅(qū)動(dòng)，程序。也在主服務(wù)器上被稱為DI，在程序服務(wù)器上被稱為DO。這是由選定的從服務(wù)器到主服務(wù)器驅(qū)動(dòng)的主數(shù)據(jù)線。只有選定的從機(jī)可以驅(qū)動(dòng)此信號(hào)。

芯片選擇，這個(gè)信號(hào)是每個(gè)從機(jī)唯一的。當(dāng)活動(dòng)(通常較低)時(shí)，所選從服務(wù)器必須基于SCLK轉(zhuǎn)換驅(qū)動(dòng)MISO。

工業(yè)應(yīng)用所面臨的挑戰(zhàn)

對(duì)于許多工業(yè)控制應(yīng)用程序，數(shù)字處理器核心(MCU)和 I/O模塊設(shè)備之間的通信路徑必須被隔離。隔離有助于盡量減少噪聲和地面回路問(wèn)題，也為昂貴的控制單元(mcu或FPGAs)和設(shè)備操作人員提供保護(hù)。傳統(tǒng)的信號(hào)隔離方法是使用光耦合器。然而，一些缺點(diǎn)使得光耦合器不適合現(xiàn)代、高速、SPI數(shù)據(jù)傳輸應(yīng)用程序。光耦合器引入長(zhǎng)傳播延遲，功耗高，體積大。更小的CMOS電容式數(shù)字隔離芯片現(xiàn)在已經(jīng)取代了光耦合器。然而，數(shù)字隔離器的使用本身并不是靈丹妙藥。為了使數(shù)字隔離器有效地用于高速SPI通信中，它們必須滿足幾個(gè)具有挑戰(zhàn)性的電壓和定時(shí)參數(shù)，如圖2所示。

通常，隔離器的模擬域和數(shù)字域中的電壓處于不同的水平。為了使隔離器有效，它必須能夠在這兩個(gè)領(lǐng)域的盡可能寬的電壓范圍內(nèi)工作。此外，由于SPI是一個(gè)事實(shí)上的標(biāo)準(zhǔn)，而不是一個(gè)正式的標(biāo)準(zhǔn)，因此沒(méi)有明確定義的時(shí)鐘頻率。盡管許多遺留設(shè)備可能使用在5MHz-10MHz范圍內(nèi)的時(shí)鐘頻率，但許多較新的設(shè)備有更高的速度數(shù)據(jù)傳輸要求，使用在50MHz 75MHz之間的時(shí)鐘頻率。一個(gè)有效的隔離器必須能夠在此較寬的SPI頻率范圍內(nèi)工作。

圖2高速SPI的關(guān)鍵定時(shí)參數(shù)

通過(guò)在主設(shè)備和從設(shè)備之間放置數(shù)字隔離器，可以為SPI總線創(chuàng)建額外的信號(hào)延遲。主服務(wù)器使用上升的時(shí)鐘邊緣來(lái)發(fā)送數(shù)據(jù)(T第1頁(yè)對(duì)于SCLK)和采樣從從屬服務(wù)器發(fā)送回的數(shù)據(jù)的下降邊(T第2頁(yè)MISO)。系統(tǒng)設(shè)計(jì)人員需要檢查定時(shí)預(yù)算，以確保隔離器的傳播延遲沒(méi)有違反主服務(wù)器對(duì)采樣 MISO的定時(shí)要求。否則，主數(shù)據(jù)將失去同步性，或者在接收/傳輸?shù)臄?shù)據(jù)中引入錯(cuò)誤，如圖3所示。

單個(gè)數(shù)字隔離器部分可以由多個(gè)隔離通道組成(通常在1和4個(gè)之間)。因此，在隔離器通道之間匹配延遲是至關(guān)重要的。否則，可能會(huì)引入傳播延遲傾斜。這一點(diǎn)很重要，例如，一個(gè)時(shí)鐘通過(guò)隔離器的一個(gè)通道傳輸，而數(shù)據(jù)通過(guò)另一個(gè)通道傳輸。

最后，在電路中增加一個(gè)數(shù)字隔離器，顯然會(huì)導(dǎo)致電流消耗的增加。一個(gè)有效的隔離器不應(yīng)過(guò)度影響功率預(yù)算，以避免在小型外殼中散熱。

圖3由于隔離器延遲而導(dǎo)致的時(shí)間不匹配

ADC通過(guò)使用MAX14935和MAX12930數(shù)字隔離器與FPGA進(jìn)行隔離。SCLK時(shí)鐘數(shù)據(jù)(MOSI)從FPGA到ADC。在ADC的輸入端，孤立的SCLK表示為CLK，孤立的MOSI表示為DIN。在低速SPI通信期間，主時(shí)鐘也被用于反向移動(dòng)的時(shí)鐘數(shù)據(jù)(MISO)。為了補(bǔ)償主時(shí)鐘(SCLK)已經(jīng)被正向方向的隔離延遲的事實(shí)，當(dāng)從ADC到FPGA的反向計(jì)時(shí)數(shù)據(jù)時(shí)，返回CLK的副本(隔離的SCLK)。這確保了CLK和DOUT的時(shí)間在它們被隔離時(shí)仍然同步，并分別到達(dá)FPGA作為RETURN_SCLK和MISO。

圖4：典型的高速SPI隔離電路

為了使這種安排成功，不僅要有低的隔離器傳播延遲和低的信道間偏斜，而且要有低的部分對(duì)部分偏斜。Maxim集成公司的MAX1493x和MAX1293x系列CMOS數(shù)字隔離器是專門設(shè)計(jì)的，以滿足這些要求，并確保電路安排能夠成功實(shí)現(xiàn)，以在高速SPI通信中提供隔離(圖5)。

圖5時(shí)鐘返回主的計(jì)時(shí)

結(jié)論

基于Maxim專有的電容隔離技術(shù)，MAX1493x和MAX1293x系列的數(shù)字隔離器為系統(tǒng)設(shè)計(jì)者提供了最高程度的高速SPI隔離的靈活性。它們提供高隔離電壓保護(hù)(高達(dá)5kVrms)，同時(shí)也支持高達(dá)150Mbps的數(shù)據(jù)速率。這些部件運(yùn)行在一個(gè)較寬的電源電壓范圍(1.71V至5.5V)內(nèi)，典型的傳播延遲為5ns (7.5ns，最大)。最大脈沖寬度失真為1ns，結(jié)合最大信道對(duì)通道偏斜為0.9ns和最大部分對(duì)部分偏斜為3ns，確保了高速SPI通信電路的可靠運(yùn)行。

MAX1493x和MAX1293x每部分最多提供4個(gè)隔離通道，也非常適用于可編程邏輯控制器(plc)，電信-醫(yī)療儀器和醫(yī)療器械的應(yīng)用。

審核編輯：湯梓紅