我們已經(jīng)置身于大數(shù)據(jù)時代，相信大家對此不會有什么異議。根據(jù)國際數(shù)據(jù)公司（IDC）的預測，到2025年，全球被創(chuàng)建、采集或復制形成的數(shù)據(jù)集合規(guī)模將達到175ZB，這個數(shù)值接近2018年32ZB的5.5倍！而且這些數(shù)據(jù)的來源大大超出了傳統(tǒng)IT行業(yè)的范疇，涵蓋了工業(yè)制造、醫(yī)療保健、金融服務、媒體娛樂等實體經(jīng)濟的方方面面。將數(shù)據(jù)比作驅(qū)動未來智能世界運轉(zhuǎn)的“石油”，一點也不為過。

而就像我們將埋藏在地下的原油轉(zhuǎn)化為可以利用的能源和原材料，需要一個完整的采掘、轉(zhuǎn)化系統(tǒng)一樣，想要挖掘出海量數(shù)據(jù)的價值，也需要相應的基礎設施的支撐，數(shù)據(jù)中心就是這其中關鍵的基石，它為大數(shù)據(jù)的處理提供了充沛的算力。

有研究數(shù)據(jù)顯示，2020年全球經(jīng)數(shù)據(jù)中心處理的數(shù)據(jù)流量高達15.3ZB，占全球總流量的99.35%。盡管隨著邊緣計算的興起，在網(wǎng)絡邊緣端處理數(shù)據(jù)的占比在增加，分擔了一部分計算任務，但是邊緣的智能化也反過來在推動作為云計算“大腦”的數(shù)據(jù)中心的進一步演進，因此對其算力的需求仍會不斷攀升。

根據(jù)中國信通院的《數(shù)據(jù)中心白皮書2022》，2021年全球數(shù)據(jù)中心市場規(guī)模超過679億美元，較2020年增長9.8%；預計2022年市場收入將達到746億美元，總體保持著強勁而平穩(wěn)的增勢。

數(shù)據(jù)中心算力的提升，顯然不是簡單的規(guī)模疊加，而是要通過不間斷的技術(shù)進步去滿足快速增長的應用需求。歸納起來，數(shù)據(jù)算力的硬件支柱主要來自三個方面：

#1

計算：高性能的處理器是其核心。除了x86、Arm等架構(gòu)的處理器，近年來隨著機器學習等技術(shù)的發(fā)展，基于GPU、FPGA等計算架構(gòu)的AI加速設備在計算中心中也是屢見不鮮，以盡可能地提高計算的性能。

存儲：存儲設備也是關鍵的算力設備之一。從機械硬盤到固態(tài)硬盤，更大的存儲密度、更快的讀寫速度、更高的可靠性，是存儲技術(shù)永遠的追求。

#2

#3

互連：支持數(shù)據(jù)在算力設備內(nèi)部不同組件之間、在各個算力設備之間，以及在算力設備與外設之間快速、可靠地傳輸，是大數(shù)據(jù)處理不可或缺的一環(huán)。高速IO連接器和線纜等硬件互連組件是確保這一數(shù)據(jù)傳輸通道暢通無阻的關鍵。

特別需要指出的是，在算力提升的過程中，上述三個支柱技術(shù)一定要確保同步升級，任何一個方面的滯后，就會成為整個系統(tǒng)的“短板”。“計算”和“存儲”兩方面，很大程度上依賴于半導體技術(shù)的進步，摩爾定律確保了其技術(shù)發(fā)展的速度；而對于“互連”技術(shù)來講，則需要提前布局和規(guī)劃，定義好高速IO的傳輸協(xié)議和物理接口標準，以跟上前兩種技術(shù)升級的腳步。

再具體到高速IO互連解決方案的開發(fā)上，在同步技術(shù)升級節(jié)拍的同時，連接器廠商還要根據(jù)實際的客戶需求，做出差異化優(yōu)勢的產(chǎn)品，這樣才能搶占先機，盡享大數(shù)據(jù)時代的紅利。

在高速IO互連領域，Molex的表現(xiàn)一直非常搶眼。從連接器到線纜組件，以及完整的加速器卡，Molex都有相應的產(chǎn)品布局，而且在產(chǎn)品的設計上總是能夠直擊用戶的“痛點”。

之所以能夠做到這一點，主要得益于Molex牢牢把握住了大數(shù)據(jù)時代高速IO互連的“關鍵詞”——這些關鍵詞究竟有哪些？今天我們就從三款高速IO產(chǎn)品入手，一起來探究一下。

關鍵詞一：高速

“高速”無疑是算力設備IO互連首要的追求。因為只有通過高速傳輸進一步提升數(shù)據(jù)吞吐量，才能夠與性能越來越高的處理器、容量越來越大的存儲設備相匹配。為此，人們定義了各類高速IO標準。

由小型封裝（SFF）委員會創(chuàng)建的多源協(xié)議（MSA），為設備或組件之間的光模塊互連確立了一個接口標準。經(jīng)過多年的發(fā)展，這一標準已經(jīng)從僅有一個通道、數(shù)據(jù)傳輸速率100Mbps至4Gbps的SFP接口，發(fā)展至最新的可以堆疊8個通道、每個通道數(shù)據(jù)速率為56Gbps（采用PAM4信號格式）、總帶寬高達400Gbps的QSFP-DD接口。

Molex的QSFP-DD互連系統(tǒng)和電纜組件，就是遵循QSFP-DD這一最新規(guī)范設計的高速IO產(chǎn)品，以滿足新一代數(shù)據(jù)中心發(fā)展的要求。

圖1：QSFP-DD互連系統(tǒng)和電纜組件

（圖源：Molex）

Molex的QSFP-DD互連方案的優(yōu)勢特性包括：

• 更高的數(shù)據(jù)傳輸速率：八通道電氣接口，單通道數(shù)據(jù)傳輸速率高28Gbps NRZ或56Gbps PAM-4，總數(shù)據(jù)速率高達200Gbps或400Gbps。

• 雙密度：支持雙排高速環(huán)境的加長型雙切換卡。
• 向后兼容：與前代QSFP互連系統(tǒng)具有相同占位，可確保向后兼容性，方便用戶的系統(tǒng)升級。
• 應用廣泛：符合IEEE 802.3bj、InfiniBand EDR和SAS 3.0規(guī)范，適用于各種前沿性的技術(shù)和應用。
• 獨特的電纜技術(shù)：采用Temp-Flex電纜技術(shù)，有效提升互連系統(tǒng)的電氣性能。
• 工作溫度范圍寬：-20°C至85°C的工作溫度，可以適應數(shù)據(jù)中心等計算密集型應用的環(huán)境要求。

• 出色的可擴展性：提供不銹鋼EMI籠罩、二合一堆疊式集成連接器和籠罩、表面貼裝設計等不同配置的產(chǎn)品，支持長度范圍500mm至2.5m的電纜組件，可滿足不同應用設計的要求。

圖2：QSFP-DD互連系統(tǒng)和電纜組件特點

（圖源：Molex）

總之，Molex的QSFP-DD互連系統(tǒng)和電纜組件在傳輸速度方面，代表了高速IO的前沿水平，同時整合了Molex的優(yōu)勢資源，是一款優(yōu)秀的產(chǎn)品。

關鍵詞二：小型化

如果說“高速”代表著IO連接器在數(shù)據(jù)傳輸性能上的極致追求，那么“小型化”則是另一個關鍵的競爭賽道。這很好理解——今天的數(shù)據(jù)傳輸在確?！翱臁钡耐瑫r，還需要在更小的空間內(nèi)實現(xiàn)更高的連接密度，只有這樣才能有力地支持數(shù)據(jù)中心實現(xiàn)更高的計算密度。

Molex的Nano-Pitch I/O互連系統(tǒng)就是為了滿足這一技術(shù)趨勢而開發(fā)的小型化、高密度、高速IO連接器。

圖3：Nano-Pitch I/O互連系統(tǒng)

（圖源：Molex）

Nano-Pitch I/O互聯(lián)系統(tǒng)采用為高速應用而優(yōu)化的連續(xù)的接地-信號-信號-接地概念，可以實現(xiàn)每通道24Gbps的數(shù)據(jù)傳輸速率，并且能夠盡可能地增加單位空間內(nèi)高速通道的數(shù)量。而且該外形緊湊的連接器還具有多協(xié)議支持的特性，可兼容PCIe、SAS和SATA等主流的協(xié)議，包括PCIe Gen 4 (16GT/s) 和 SAS 4 (25Gbps)。

Nano-Pitch I/O互聯(lián)系統(tǒng)的特性包括：

• 針對高速應用進行了優(yōu)化，靈活引出線概念（連續(xù)的接地-信號-信號-接地）能夠盡可能地增加互連密度。

• 多協(xié)議解決方案，符合各種主流行業(yè)標準，包括PCIe、SAS和SATA等。
• 具有小巧的外形（5.0 x 15.0 x 9.0mm）和較低的12.0mm連接器至電纜裝配高度。
• 交錯、可靠、一致的雙排觸點配置，支持熱插拔，有利于減少PCB空間占用。
• 多功能金屬外殼，支持低插接高度，可提供電纜側(cè)被動或主動鎖閂選項。

• 提供垂直和直角PCB安裝選項，以及夾層和并聯(lián)解決方案，支持更高的系統(tǒng)設計靈活性。

圖4：Nano-Pitch I/O互連系統(tǒng)應用示意

（圖源：Molex）

可以說，Nano-Pitch I/O系統(tǒng)很好地解決了高速IO設計中空間和性能之間平衡的問題，憑借出色的端口密度、多協(xié)議支持和更強的信號完整性，為下一代服務器和存儲等算力設備互連提供了一個小型化、高性價比的解決方案。

關鍵詞三：可擴展

前文提到，面對高算力的挑戰(zhàn)，如今的數(shù)據(jù)中心越來越多地用到FPGA等硬件資源去進行計算加速，F(xiàn)GPA加速器卡也就應運而生了。Molex通過收購BittWare公司，也進入到了FPGA加速器卡這個方興未艾的領域，以期為客戶提供更全面的數(shù)據(jù)中心解決方案。

BittWare XUP-P3RFPGA加速器卡是其中一款代表性的產(chǎn)品。在計算性能方面，該加速器卡基于Xilinx的Virtex UltraScale+ FPGA，支持高達512GB的內(nèi)存，為需要大量數(shù)據(jù)流和數(shù)據(jù)包處理的系統(tǒng)提供高性能、高帶寬和低延遲的特性。在接口方面，XUP-P3R配置了四個前面板QSFP籠罩和連接器，每個QSFP接口可支持高達100Gbps的數(shù)據(jù)帶寬。而且，XUP-P3R還集成了一個板卡管理控制器（BMC）用于系統(tǒng)監(jiān)控，這大大簡化了QSFP平臺的集成和管理。所有這些特性綜合起來，使得XUP-P3R成為了數(shù)據(jù)中心算力提升的理想選擇。

圖5：XUP-P3RFPGA加速器卡

（圖源：BittWare）

不過， 在這里我們想重點介紹的，是XUP-P3R FPGA加速器卡在高速IO方面一個出色的設計，那就是SEP（串行擴展端口）模塊。顧名思義，SEP的目的就是為方便FPGA加速器卡擴展出更多的新功能，能夠?qū)PGA澎湃的算力充分釋放出來，支持更多的應用場景。這種“可擴展性”對于快速迭代的數(shù)據(jù)中心應用來說，無疑是一個非常關鍵的特性。

圖6：XUP-P3R FPGA加速器卡中的SEP模塊

（圖源：BittWare）

具體來講，SEP模塊的“擴展”方式有三種：

01

第一種方式是提供額外的PCIe Gen3 x16接口。因為許多FPGA所需的PCIe連接僅通過主卡邊緣的那個“手指”形插口是不夠的，這時通過SEP這個額外的插槽就可以提供第二個PCIe Gen3 x16接口。

圖7：SEP模塊擴展的PCIe Gen3 x16接口

（圖源：BittWare）

02

第二種方式是提供額外的4x QSFP28接口。對于一些客戶來說，增加專有接口是一個關鍵的設計需求，通過SEP可以連接BittWare專門設計的子卡，為客戶的FPGA擴展出總共8個QSFP28高速IO接口。

圖8：SEP模塊擴展的4x QSFP28接口

（圖源：BittWare）

03

第三種應用是和其他的附加卡或者另一個XUP-P3R加速器卡互連，實現(xiàn)特定的擴展功能。比如下圖這個附加卡就是為SDI SFP視頻模塊而設計的，通過SEP連接后可以方便客戶快速建立一個概念驗證設備，用于捕獲視頻并將數(shù)據(jù)傳輸給FPGA進行處理。

圖9：SEP模塊擴展到8x 12G-SDI視頻模塊（圖源：BittWare）

FPGA提供出色的高算力，SEP模塊又帶來高度的可擴展能力，在這兩大特性的加持下，XUP-P3R加速器卡也就確立了自己的競爭優(yōu)勢。

本文小結(jié)

根據(jù)IDC發(fā)布的《2022年全球大數(shù)據(jù)支出指南》，全球大數(shù)據(jù)市場的IT總投資規(guī)模在2021年為2176.1億美元，到2026年將增至4491.1億美元，年復合增長率高達15.6%。想要抓住機會參與這場市場盛宴，高算力是一塊關鍵的“敲門磚”。

我們同時也看到，算力的提升除了要在處理器、存儲設備上不斷挖潛，以高速IO為代表的新一代互連技術(shù)同樣不容忽視。而在打造高速IO互連產(chǎn)品時，參透了高速、小型化、可擴展這些核心關鍵詞，你也就把握住了成功的關鍵。從本文介紹的這幾款Molex高速IO產(chǎn)品和方案，你是否也體會到了其中的深意呢？

Molex高速IO解決方案

Molex QSFP-DD互連系統(tǒng)和電纜組件，了解詳情>>

Molex Nano-Pitch I/O互連系統(tǒng)，了解詳情>>

BittWare XUP-P3R FPGA加速器卡，了解詳情>>

該發(fā)布文章為獨家原創(chuàng)文章，轉(zhuǎn)載請注明來源。對于未經(jīng)許可的復制和不符合要求的轉(zhuǎn)載我們將保留依法追究法律責任的權(quán)利。

關于貿(mào)澤電子

貿(mào)澤電子（Mouser Electronics）是一家全球授權(quán)半導體和電子元器件授權(quán)分銷商，服務全球廣大電子設計群體。貿(mào)澤電子原廠授權(quán)分銷近1,200家知名品牌，可訂購數(shù)百萬種在線產(chǎn)品，為客戶提供一站式采購平臺，歡迎關注我們，獲取第一手的設計與產(chǎn)業(yè)資訊信息！

更多精彩