先進(jìn)的數(shù)字處理器IC要求通過(guò)單獨(dú)的DC參數(shù)和高速數(shù)字自動(dòng)測(cè)試設(shè)備（ATE）測(cè)試，以達(dá)到質(zhì)保要求。這帶來(lái)了很大的成本和組織管理挑戰(zhàn)。本文將介紹ADGM1001 SPDT MEMS開(kāi)關(guān)如何助力一次性通過(guò)單插入測(cè)試，以幫助進(jìn)行DC參數(shù)測(cè)試和高速數(shù)字測(cè)試，從而降低測(cè)試成本，簡(jiǎn)化數(shù)字/RF片上系統(tǒng)（SoC）的測(cè)試流程。

ATE挑戰(zhàn)

半導(dǎo)體市場(chǎng)在不斷發(fā)展，為5G調(diào)制解調(diào)器IC、圖像處理IC和中央處理IC等先進(jìn)的處理器提供速度更快、密度更高的芯片間通信。在這種復(fù)雜性不斷提高、需要更高吞吐量的形勢(shì)下，保證質(zhì)量成為當(dāng)前ATE設(shè)計(jì)人員面臨的終極挑戰(zhàn)。其中一個(gè)關(guān)鍵性問(wèn)題是：發(fā)射器（Tx）/接收器（Rx）通道數(shù)量不斷增加，需要進(jìn)行高速數(shù)字和DC參數(shù)測(cè)試。這些挑戰(zhàn)令半導(dǎo)體測(cè)試越來(lái)越復(fù)雜，如果不加以解決，會(huì)導(dǎo)致測(cè)試時(shí)間更長(zhǎng)、負(fù)載板更復(fù)雜和測(cè)試吞吐量下降。而在現(xiàn)代ATE環(huán)境中，也會(huì)致使運(yùn)營(yíng)費(fèi)用（OPEX）增加，產(chǎn)出降低。

要解決這些ATE挑戰(zhàn)，需要使用能在DC頻率和高頻率下運(yùn)行的開(kāi)關(guān)。ADGM1001能傳輸真正的0Hz DC信號(hào)，以及高達(dá)64Gbps的高速信號(hào)。這讓人們得以構(gòu)建高效的單個(gè)測(cè)試平臺(tái)（一次插入），可配置為測(cè)試DC參數(shù)標(biāo)準(zhǔn)和高速數(shù)字通信標(biāo)準(zhǔn)，例如PCIe Gen 4/5/6、PAM4和USB 4。

圖2 ADGM1001眼圖，32Gbps（RF1至RFC，包含參考波形，使用的偽隨機(jī)測(cè)試碼PRBS 21?-1）

如何測(cè)試HSIO引腳？

在高產(chǎn)量生產(chǎn)環(huán)境中測(cè)試高速輸入輸出（HSIO）接口是一大挑戰(zhàn)。驗(yàn)證HSIO接口的一種常見(jiàn)方法是采用高速環(huán)回測(cè)試結(jié)構(gòu)。這會(huì)將高速測(cè)試路徑和DC測(cè)試路徑集成在同一個(gè)配置中。

要執(zhí)行高速環(huán)回測(cè)試，通常從發(fā)射器高速發(fā)射一個(gè)偽隨機(jī)位序列（PRBS），在負(fù)載板或測(cè)試板上環(huán)回之后由接收器接收，如圖3（左側(cè)）所示。在接收端，對(duì)序列進(jìn)行分析，以計(jì)算誤碼率（BER）。

圖3 兩種插入測(cè)試方法的示意圖

DC參數(shù)測(cè)試（例如連續(xù)性和泄漏測(cè)試）在I/O引腳上進(jìn)行，以確保器件功能正常。要執(zhí)行這些測(cè)試，需要將引腳直接連接到DC儀器上，用該儀器施加電流并測(cè)量電壓，以測(cè)試故障。

要在DUT I/O上執(zhí)行高速環(huán)回測(cè)試和DC參數(shù)測(cè)試，可以使用多種方法來(lái)測(cè)試數(shù)字SoC；例如，使用MEMS開(kāi)關(guān)或繼電器，或使用兩種不同類(lèi)型的負(fù)載板，一種用于執(zhí)行高速測(cè)試，另一種用于執(zhí)行DC測(cè)試，這需要兩次插入。

使用繼電器執(zhí)行高速測(cè)試和DC參數(shù)測(cè)試變得很有挑戰(zhàn)性，因?yàn)榇蠖鄶?shù)繼電器的工作頻率不超過(guò)8GHz，因此用戶(hù)必須在信號(hào)速度和測(cè)試范圍方面做出讓步。此外，繼電器體積大，會(huì)占用很大的PCB面積，這會(huì)影響解決方案的尺寸。繼電器的可靠性一直備受關(guān)注，它們通常只能支持1000萬(wàn)個(gè)開(kāi)關(guān)周期，這限制了系統(tǒng)的正常運(yùn)行時(shí)間和負(fù)載板的壽命。

圖3顯示用于執(zhí)行高速環(huán)回測(cè)試和DC參數(shù)測(cè)試的兩種插入測(cè)試方法。圖3中，左側(cè)顯示高速數(shù)字環(huán)回測(cè)試設(shè)置，其中DUT的發(fā)射器通過(guò)耦合電容接至接收器。圖3右側(cè)顯示DC參數(shù)測(cè)試設(shè)置，其中DUT引腳直接連接至ATE測(cè)試儀進(jìn)行參數(shù)測(cè)試。到目前為止，受組件限制，還無(wú)法在同一個(gè)負(fù)載板上同時(shí)提供高速環(huán)回功能和DC測(cè)試功能。

與兩次插入測(cè)試相關(guān)的挑戰(zhàn)

? 管理兩套硬件：用戶(hù)必須維護(hù)和管理進(jìn)行DC和環(huán)回測(cè)試所需的兩套負(fù)載板。這使成本大幅增加，尤其是在測(cè)試大量器件時(shí)。

? 延長(zhǎng)測(cè)試時(shí)間，增加測(cè)試成本：兩次插入測(cè)試意味著每個(gè)DUT必須測(cè)試兩次，因此每次測(cè)試的索引時(shí)間將增加一倍，最終會(huì)增加測(cè)試成本，并顯著影響測(cè)試吞吐量。

? 測(cè)試時(shí)間優(yōu)化：使用兩套硬件時(shí)，測(cè)試時(shí)間無(wú)法優(yōu)化。如果一個(gè)器件導(dǎo)致第二次插入失敗，成本會(huì)進(jìn)一步增加。第一次插入則會(huì)浪費(fèi)測(cè)試儀時(shí)間。

? 更易出現(xiàn)操作錯(cuò)誤：由于每個(gè)DUT都要測(cè)試兩次，出現(xiàn)操作錯(cuò)誤的幾率也會(huì)翻倍。

? 解決方案設(shè)置× 2：兩種測(cè)試插入方法涉及兩組硬件，使得硬件設(shè)置時(shí)間翻倍。

? 組織管理成本：兩次插入測(cè)試，意味著需要移動(dòng)更多組件。需要在兩個(gè)測(cè)試儀之間，甚至兩個(gè)測(cè)試室之間移動(dòng)組件，帶來(lái)了規(guī)劃和組織管理挑戰(zhàn)。

如何利用出色密度解決兩次插入問(wèn)題

ADI的34GHz MEMS開(kāi)關(guān)技術(shù)采用小巧的5mm × 4mm × 0.9mm LGA封裝，提供高速數(shù)字測(cè)試功能和DC測(cè)試功能，如圖4所示。要執(zhí)行高速數(shù)字測(cè)試，來(lái)自發(fā)射器的高速信號(hào)經(jīng)由開(kāi)關(guān)，路由傳輸回到接收器，在解碼之后，進(jìn)行BER分析。要執(zhí)行DC參數(shù)測(cè)試，該開(kāi)關(guān)將引腳連接到DC ATE測(cè)試儀進(jìn)行參數(shù)測(cè)試，例如連續(xù)性和泄漏測(cè)試，以確保器件功能正常。在執(zhí)行DC參數(shù)測(cè)試期間，MEMS開(kāi)關(guān)還提供與ATE進(jìn)行高頻通信的選項(xiàng)，可以滿(mǎn)足某些應(yīng)用的需求。

圖4 ADGM1001支持高速數(shù)字測(cè)試和DC測(cè)試（只突出顯示P通道）

圖5顯示高速數(shù)字測(cè)試解決方案，分別使用繼電器和使用ADGM1001 MEMS開(kāi)關(guān)進(jìn)行比較。使用MEMS開(kāi)關(guān)時(shí)，解決方案的尺寸比使用繼電器時(shí)縮減近50%，這是因?yàn)锳DGM1001采用5 × 4 × 0.9mm LGA封裝，比典型的繼電器小20倍。PCIe Gen 4/5、PAM4、USB 4和SerDes等高頻標(biāo)準(zhǔn)驅(qū)動(dòng)多個(gè)發(fā)射器和接收器通道，這些通道需要緊密排布在PCB上，但不能增加布局復(fù)雜性，以消除通道與通道之間的差異。為了滿(mǎn)足這些不斷發(fā)展的高頻標(biāo)準(zhǔn)的要求，MEMS開(kāi)關(guān)在負(fù)載板設(shè)計(jì)中提供致密和增強(qiáng)功能，以便執(zhí)行數(shù)字SoC測(cè)試。

圖5 分別使用繼電器和ADGM1001的環(huán)回解決方案比較

繼電器尺寸通常很大，只能提供有限的高頻性能。它們利用增強(qiáng)致密來(lái)支持更高的頻率標(biāo)準(zhǔn)，例如PCIe Gen 4/5、PAM4、USB 4和SerDes。大多數(shù)繼電器的工作頻率不超過(guò)8GHz，在高頻率下具有很高的插入損耗，會(huì)影響信號(hào)的完整性并限制測(cè)試覆蓋范圍。

ADGM1001簡(jiǎn)介

ADGM1001 SPDT MEMS開(kāi)關(guān)在DC至34GHz頻率范圍內(nèi)提供出色的性能。該技術(shù)具有超低寄生效應(yīng)和寬帶寬，開(kāi)關(guān)對(duì)高達(dá)64Gbps信號(hào)的影響很小，并且通道偏斜、抖動(dòng)和傳播延遲都比較低，可實(shí)現(xiàn)高保真數(shù)據(jù)傳輸。它在34GHz時(shí)提供1.5dB的低插入損耗和3?低RON。它提供69dBm的良好線性度，可以處理高達(dá)33dBm的RF功率。它采用5mm × 4mm × 0.95mm小型塑料SMD封裝，提供3.3V電源和簡(jiǎn)單的低壓控制接口。所有這些特性使ADGM1001非常適合ATE應(yīng)用，支持通過(guò)單次測(cè)試插入實(shí)現(xiàn)高速數(shù)字測(cè)試和DC參數(shù)測(cè)試，如圖4所示。

圖6 ADGM1001 RF性能

ADGM1001易于使用，為引腳23提供3.3V VDD即可運(yùn)行。但是，VDD可以使用3.0V至3.6V電壓。開(kāi)關(guān)可以通過(guò)邏輯控制接口（引腳1至引腳4）或通過(guò)SPI接口進(jìn)行控制。實(shí)現(xiàn)器件功能所需的所有無(wú)源組件都集成在封裝內(nèi)，易于使用并且節(jié)省板空間。圖8所示為ADGM1001的功能框圖。

圖8 ADGM1001功能框圖

使用ADGM1001實(shí)現(xiàn)單次插入測(cè)試的優(yōu)勢(shì)

? 出色的高速和DC性能：實(shí)現(xiàn)從DC到34GHz的寬帶寬是當(dāng)今行業(yè)面臨的挑戰(zhàn)。ADGM1001的插入損耗、線性度、RF功率處理和RON等關(guān)鍵參數(shù)在DC到34GHz范圍內(nèi)都具有出色的性能。

? 降低運(yùn)營(yíng)費(fèi)用：

■ 減少硬件數(shù)量：?jiǎn)未尾迦霚y(cè)試只需使用一套測(cè)試硬件；因此，用戶(hù)無(wú)需投資購(gòu)買(mǎi)兩套硬件和測(cè)試設(shè)備，可以大幅降低運(yùn)營(yíng)費(fèi)用。

■ 測(cè)試儀的運(yùn)行時(shí)間：與繼電器相比，ADGM1001支持1億個(gè)循環(huán)周期，提供出色的可靠性，可延長(zhǎng)測(cè)試儀的運(yùn)行時(shí)間，最終降低運(yùn)營(yíng)費(fèi)用。

? 提高測(cè)試吞吐量：ADGM1001允許使用單次插入測(cè)試，將索引時(shí)間減少一半，這會(huì)大幅縮短測(cè)試時(shí)間，提供更高的測(cè)試吞吐量和資產(chǎn)利用率。

? 密集解決方案，面向未來(lái)：ADGM1001提供更高的致密度和增強(qiáng)功能。MEMS開(kāi)關(guān)技術(shù)提供可靠的路線圖，適用于DC至高頻運(yùn)行開(kāi)關(guān)，且與不斷發(fā)展的技術(shù)完全保持一致。

? 降低組織管理成本：使用單次插入方法時(shí)，需要移動(dòng)的組件數(shù)量更少，可以降低組織管理成本和規(guī)劃難度。

? 減少組件移動(dòng)：使用單次插入測(cè)試方法時(shí)，DUT只需一次插入進(jìn)行測(cè)試，減少了組件移動(dòng)，最終可降低發(fā)生操作錯(cuò)誤的幾率。

結(jié)論

ADGM1001正在推動(dòng)DC至34GHz開(kāi)關(guān)技術(shù)的發(fā)展，使得組合使用高速數(shù)字和DC參數(shù)解決方案進(jìn)行SoC測(cè)試成為可能。它有助于縮短測(cè)試時(shí)間，改善電路板設(shè)計(jì)布局（實(shí)現(xiàn)更高的DUT數(shù)量和吞吐量），并延長(zhǎng)運(yùn)行時(shí)間（提高可靠性）。

ADGM1001是ADI MEMS開(kāi)關(guān)系列的新產(chǎn)品，可滿(mǎn)足高速SoC測(cè)試需求。ADI的MEMS開(kāi)關(guān)技術(shù)擁有可靠的發(fā)展路線，支持DC至高頻的開(kāi)關(guān)功能，適合面向未來(lái)的技術(shù)需要。

審核編輯：郭婷