99精品伊人亚洲|最近国产中文炮友|九草在线视频支援|AV网站大全最新|美女黄片免费观看|国产精品资源视频|精彩无码视频一区|91大神在线后入|伊人终合在线播放|久草综合久久中文

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
創(chuàng)作中心

完善資料讓更多小伙伴認識你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

智原FPGA-Go-ASIC成功打進多元的應(yīng)用市場

智原科技 ? 來源: 智原科技 ? 作者: 智原科技 ? 2022-11-23 14:08 ? 次閱讀
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

ASIC設(shè)計服務(wù)暨IP研發(fā)銷售廠商智原科技(Faraday Technology Corporation,TWSE:3035)今日宣布其FPGA-Go-ASIC服務(wù)已成功交付多項設(shè)計案,工藝從5納米至22納米,涵蓋工業(yè)、醫(yī)療、智能電網(wǎng)、樂器、與5G無線等應(yīng)用領(lǐng)域,芯片成品顯著降低原有FPGA設(shè)計的BOM成本與功耗,提升市場競爭力;其中部分設(shè)計案依客戶需求,與原來的FPGA芯片針腳完全兼容 (pin-to-pin compatible),用以直接取代芯片運行。

智原累積數(shù)十年SoC與IP經(jīng)驗,熟悉上億門級(gate-count)的高復(fù)雜度SoC設(shè)計與制程特性,搭配自有IP及ArmRISC-V處理器,可快速整合并降低成本,有效率地將FPGA設(shè)計轉(zhuǎn)換為ASIC芯片。由于ASIC的電路設(shè)計效率較高,采用較成熟制程即可逹到系統(tǒng)所需的效能,例如將FinFET制程的FPGA轉(zhuǎn)換至40納米或28納米;同時,智原IP客制化的能力可滿足不同IP配置(configuration)的需求,將多個FPGA設(shè)計整合為單芯片ASIC,大幅降低系統(tǒng)BOM成本、芯片封裝PCB尺寸與功耗。

智原科技營運長林世欽表示:“相較于以LUT單元來實現(xiàn)邏輯設(shè)計電路的FPGA,采用標準組件的ASIC少了相對多余的電路,提供較高的效能且減少不必要的功耗。智原為客戶降低整合風(fēng)險以加速上市時程,加上我們的長期供貨承諾,相信這個FPGA-Go-ASIC解決方案將協(xié)助客戶無后顧之憂地搶占市場商機。”

關(guān)于智原科技

智原科技(Faraday Technology Corporation, TWSE: 3035)為專用集成電路(ASIC)設(shè)計服務(wù)暨知識產(chǎn)權(quán)(IP)研發(fā)銷售領(lǐng)導(dǎo)廠商,通過ISO 9001與ISO 26262認證,總公司位于臺灣新竹科學(xué)園區(qū),并于中國大陸、美國與日本設(shè)有研發(fā)、營銷據(jù)點。重要的IP產(chǎn)品包括:I/O、標準單元庫、Memory Compiler、兼容ARM指令集CPU、LPDDR4/4X、DDR4/3、MIPI D-PHY、V-by-One、USB 3.1/2.0、10/100 Ethernet、Giga Ethernet、SATA3/2、PCIe Gen4/3、28G可編程高速SerDes,以及數(shù)百個外設(shè)數(shù)字及混合訊號IP。

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報投訴
  • FPGA
    +關(guān)注

    關(guān)注

    1645

    文章

    22018

    瀏覽量

    616994
  • ARM
    ARM
    +關(guān)注

    關(guān)注

    134

    文章

    9342

    瀏覽量

    376410
  • asic
    +關(guān)注

    關(guān)注

    34

    文章

    1245

    瀏覽量

    122224
  • 單芯片
    +關(guān)注

    關(guān)注

    3

    文章

    462

    瀏覽量

    35150
  • 智原科技
    +關(guān)注

    關(guān)注

    0

    文章

    23

    瀏覽量

    11286

原文標題:智原FPGA-Go-ASIC成功打進多元的應(yīng)用市場

文章出處:【微信號:faradaytech,微信公眾號:智原科技】歡迎添加關(guān)注!文章轉(zhuǎn)載請注明出處。

收藏 人收藏
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

    評論

    相關(guān)推薦
    熱點推薦

    2025智多晶FPGA技術(shù)研討會成功舉辦

    近日,“2025智多晶FPGA技術(shù)研討會”在武漢成功舉辦。本次交流會以“智繪新篇 晶質(zhì)領(lǐng)航”為主題,智多晶專業(yè)技術(shù)團隊在會上揭曉了公司匠心打造的多款FPGA芯片新產(chǎn)品、多項新應(yīng)用方案。
    的頭像 發(fā)表于 07-01 18:21 ?403次閱讀

    JESD204B有專用于ADC/DAC和FPGAASIC的接口嗎?

    請問各位大俠:JESD204B專用于ADC/DAC和FPGAASIC的接口嗎,該接口同Rapid/PCIe的物理層Serdes接口有何區(qū)別,謝謝!
    發(fā)表于 02-08 09:10

    ASIC和GPU的原理和優(yōu)勢

    芯片”。 準確來說,除了它倆,計算芯片還包括大家更熟悉的CPU,以及FPGA。 行業(yè)里,通常會把半導(dǎo)體芯片分為數(shù)字芯片和模擬芯片。其中,數(shù)字芯片的市場規(guī)模占比較大,達到70%左右。 數(shù)字芯片,還可以進一步細分,分為:邏輯芯片、存儲芯片以及微控制單元(MCU)。CPU、GP
    的頭像 發(fā)表于 01-06 13:58 ?1603次閱讀
    <b class='flag-5'>ASIC</b>和GPU的原理和優(yōu)勢

    大多數(shù)FPGA的程序存儲器(FLASH)為什么都放在外面呢?FPGA的主要應(yīng)用

    電子產(chǎn)品市場幾乎難以看到FPGA的使用,幾乎全是專用集成電路(ASIC)芯片,就是我們常說的定制芯片,為什么FPGA的應(yīng)用會這么的少,因為專用集成電路(
    的頭像 發(fā)表于 12-24 11:04 ?1228次閱讀
    大多數(shù)<b class='flag-5'>FPGA</b>的程序存儲器(FLASH)為什么都放在外面呢?<b class='flag-5'>FPGA</b>的主要應(yīng)用

    SAE 2024汽車動力總成多元化技術(shù)論壇成功舉行

    近日,SAE 2024汽車動力總成多元化技術(shù)論壇在西安西咸國際會議中心成功舉行,來自汽車產(chǎn)業(yè)、行業(yè)組織、學(xué)術(shù)界及科研機構(gòu)的專家學(xué)者齊聚一堂,深入探討汽車動力總成技術(shù)的最新進展與多元化發(fā)展趨勢。
    的頭像 發(fā)表于 12-10 16:53 ?1098次閱讀

    FPGAASIC的區(qū)別 FPGA性能優(yōu)化技巧

    FPGAASIC的區(qū)別 FPGA(現(xiàn)場可編程門陣列)和ASIC(專用集成電路)是兩種不同的集成電路技術(shù),它們在多個方面存在顯著的區(qū)別: FPGA
    的頭像 發(fā)表于 12-02 09:51 ?983次閱讀

    ASIC集成電路與FPGA的區(qū)別

    ASIC(專用集成電路)與FPGA(現(xiàn)場可編程門陣列)是兩種不同的集成電路技術(shù),它們在多個方面存在顯著的區(qū)別。以下是兩者的主要差異: 一、設(shè)計與制造 ASIC 是為特定應(yīng)用定制設(shè)計的集成電路。 需要
    的頭像 發(fā)表于 11-20 15:02 ?1145次閱讀

    FPGAASIC在大模型推理加速中的應(yīng)用

    隨著現(xiàn)在AI的快速發(fā)展,使用FPGAASIC進行推理加速的研究也越來越多,從目前的市場來說,有些公司已經(jīng)有了專門做推理的ASIC,像Groq的LPU,專門針對大語言模型的推理做了優(yōu)化
    的頭像 發(fā)表于 10-29 14:12 ?1919次閱讀
    <b class='flag-5'>FPGA</b>和<b class='flag-5'>ASIC</b>在大模型推理加速中的應(yīng)用

    FPGAASIC的優(yōu)缺點比較

    FPGA(現(xiàn)場可編程門陣列)與ASIC(專用集成電路)是兩種不同的硬件實現(xiàn)方式,各自具有獨特的優(yōu)缺點。以下是對兩者優(yōu)缺點的比較: FPGA的優(yōu)點 可編程性強 :FPGA具有高度的可編程
    的頭像 發(fā)表于 10-25 09:24 ?1656次閱讀

    go語言如何解決并發(fā)問題

    作為一個后端開發(fā),日常工作中接觸最多的兩門語言就是PHP和GO了。無可否認,PHP確實是最好的語言(手動狗頭哈哈),寫起來真的很舒爽,沒有任何心智負擔(dān),字符串和整型壓根就不用區(qū)分,開發(fā)速度真的是比
    的頭像 發(fā)表于 10-23 13:38 ?463次閱讀
    <b class='flag-5'>go</b>語言如何解決并發(fā)問題

    為低功耗FPGA、處理器和ASIC實施啟用LVDS鏈路

    電子發(fā)燒友網(wǎng)站提供《為低功耗FPGA、處理器和ASIC實施啟用LVDS鏈路.pdf》資料免費下載
    發(fā)表于 08-29 09:59 ?0次下載
    為低功耗<b class='flag-5'>FPGA</b>、處理器和<b class='flag-5'>ASIC</b>實施啟用LVDS鏈路

    三十分鐘入門基礎(chǔ)Go Java小子版

    前言 Go語言定義 Go(又稱 Golang)是 Google 的 Robert Griesemer,Rob Pike 及 Ken Thompson 開發(fā)的一種靜態(tài)、強類型、編譯型語言。Go 語言
    的頭像 發(fā)表于 08-12 14:32 ?964次閱讀
    三十分鐘入門基礎(chǔ)<b class='flag-5'>Go</b> Java小子版

    ASIC IP核移植到FPGA上——更新概念并推動改變以完成充滿挑戰(zhàn)的任務(wù)!

    本系列文章從數(shù)字芯片設(shè)計項目技術(shù)總監(jiān)的角度出發(fā),介紹了如何將芯片的產(chǎn)品定義與設(shè)計和驗證規(guī)劃進行結(jié)合,詳細講述了在FPGA上使用IP核來開發(fā)ASIC原型項目時,必須認真考慮的一些問題。文章從介紹
    的頭像 發(fā)表于 08-10 17:13 ?1072次閱讀
    將<b class='flag-5'>ASIC</b> IP核移植到<b class='flag-5'>FPGA</b>上——更新概念并推動改變以完成充滿挑戰(zhàn)的任務(wù)!

    FPGAASIC有什么不同之處

    FPGA是“可重構(gòu)邏輯”器件。先制造的芯片,再次設(shè)計時“重新配置”。
    的頭像 發(fā)表于 07-24 09:32 ?1444次閱讀
    <b class='flag-5'>FPGA</b>和<b class='flag-5'>ASIC</b>有什么不同之處

    科普 | 一文了解FPGA

    5G+AI 催化行業(yè)增長,下游需求欲乘風(fēng)而起 通信、消費電子、汽車是 FPGA 下游存量應(yīng)用場景,市場規(guī)模持續(xù)增長。由于相對于 ASIC 的三方面優(yōu)勢(靈活性、上市時間、成本),FPGA
    發(fā)表于 07-08 19:36