99精品伊人亚洲|最近国产中文炮友|九草在线视频支援|AV网站大全最新|美女黄片免费观看|国产精品资源视频|精彩无码视频一区|91大神在线后入|伊人终合在线播放|久草综合久久中文

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復
登錄后你可以
  • 下載海量資料
  • 學習在線課程
  • 觀看技術視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
創(chuàng)作中心

完善資料讓更多小伙伴認識你,還能領取20積分哦,立即完善>

3天內(nèi)不再提示

Systemverilog中的union

芯片驗證工程師 ? 來源:芯片驗證工程師 ? 作者:芯片驗證工程師 ? 2022-11-09 09:41 ? 次閱讀
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

SystemVerilog union允許單個存儲空間以不同的數(shù)據(jù)類型存在,所以union雖然看起來和struct一樣包含了很多個成員,實際上物理上共享相同的存儲區(qū)域。

結構體占用的內(nèi)存空間是其中所有成員的存儲空間之和,而聯(lián)合體所占用的存儲空間是等于其中所有成員中最大的存儲空間。

union {
 int a;
 byte b;
 bit [15:0] c;
 } data;

在上面的例子中,由于占用最大存儲空間的成員是int a,所以這個聯(lián)合體的存儲空間是32bit,示意圖如下

22029e64-5f80-11ed-8abf-dac502259ad0.png

而對于結構體

struct {
 int a;
 byte b;
 bit [15:0] c;
 } data;

所占用的存儲空間是所有成員之和。示意圖如下

222884d0-5f80-11ed-8abf-dac502259ad0.png

審核編輯:湯梓紅

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權轉載。文章觀點僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學習之用,如有內(nèi)容侵權或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報投訴
  • Verilog
    +關注

    關注

    29

    文章

    1367

    瀏覽量

    112307
  • System
    +關注

    關注

    0

    文章

    166

    瀏覽量

    37836
  • 結構體
    +關注

    關注

    1

    文章

    131

    瀏覽量

    11119
  • union
    +關注

    關注

    0

    文章

    10

    瀏覽量

    4446

原文標題:Systemverilog中的union

文章出處:【微信號:芯片驗證工程師,微信公眾號:芯片驗證工程師】歡迎添加關注!文章轉載請注明出處。

收藏 人收藏
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

    評論

    相關推薦
    熱點推薦

    SystemVerilog的Virtual Methods

    SystemVerilog多態(tài)能夠工作的前提是父類的方法被聲明為virtual的。
    發(fā)表于 11-28 11:12 ?868次閱讀

    SystemVerilog的“const”類屬性

    SystemVerilog可以將類屬性聲明為常量,即“只讀”。目的就是希望,別人可以讀但是不能修改它的值。
    發(fā)表于 11-29 10:25 ?2346次閱讀

    SystemVerilog的聯(lián)合(union)介紹

    SystemVerilog ,聯(lián)合只是信號,可通過不同名稱和縱橫比來加以引用。
    的頭像 發(fā)表于 10-08 15:45 ?1876次閱讀
    <b class='flag-5'>SystemVerilog</b><b class='flag-5'>中</b>的聯(lián)合(<b class='flag-5'>union</b>)介紹

    請問UNIONUNION ALL的區(qū)別是什么?

    UNIONUNION ALL的區(qū)別
    發(fā)表于 11-17 07:25

    union 的概念及在嵌入式編程的應用

    union 在中文的叫法又被稱為共用體,聯(lián)合或者聯(lián)合體,它定義的方式與 struct 是相同的,但是意義卻與 struct 完全不同,下面是 union ...
    發(fā)表于 02-07 11:30 ?0次下載
    <b class='flag-5'>union</b> 的概念及在嵌入式編程<b class='flag-5'>中</b>的應用

    SystemVerilog$cast的應用

    SystemVerilog casting意味著將一種數(shù)據(jù)類型轉換為另一種數(shù)據(jù)類型。在將一個變量賦值給另一個變量時,SystemVerilog要求這兩個變量具有相同的數(shù)據(jù)類型。
    的頭像 發(fā)表于 10-17 14:35 ?3389次閱讀

    SystemVerilog可以嵌套的數(shù)據(jù)結構

    SystemVerilog除了數(shù)組、隊列和關聯(lián)數(shù)組等數(shù)據(jù)結構,這些數(shù)據(jù)結構還可以嵌套。
    的頭像 發(fā)表于 11-03 09:59 ?1995次閱讀

    SystemVerilog的struct

    SystemVerilog“struct”表示相同或不同數(shù)據(jù)類型的集合。
    的頭像 發(fā)表于 11-07 10:18 ?2867次閱讀

    SystemVerilog的tagged Unions是什么

    tagged union包含一個隱式成員,該成員存儲tag,也就是標記,它表示這個union最終存儲的到底是哪一個成員。
    的頭像 發(fā)表于 11-10 10:02 ?1721次閱讀

    SystemVerilog的Unpacked Unions

    unpacked union各個成員的大小可以是不同的。
    的頭像 發(fā)表于 11-11 09:33 ?900次閱讀

    SystemVerilog的Packed Union

    packed union相比unpacked union最大的一個區(qū)別就是,在packed union,所有成員的大小必須相同,這就保證了不管un
    的頭像 發(fā)表于 11-12 09:05 ?1357次閱讀

    SystemVerilog的Shallow Copy

    SystemVerilog的句柄賦值和對象復制的概念是有區(qū)別的。
    的頭像 發(fā)表于 11-21 10:32 ?1153次閱讀

    SystemVerilog的Semaphores

    SystemVerilogSemaphore(旗語)是一個多個進程之間同步的機制之一,這里需要同步的原因是這多個進程共享某些資源。
    的頭像 發(fā)表于 12-12 09:50 ?3795次閱讀

    Systemverilog的Driving Strength講解

    systemverilog,net用于對電路連線進行建模,driving strength(驅動強度)可以讓net變量值的建模更加精確。
    的頭像 發(fā)表于 06-14 15:50 ?2066次閱讀
    <b class='flag-5'>Systemverilog</b><b class='flag-5'>中</b>的Driving Strength講解

    unionunion all有什么區(qū)別

    UnionUnion All是SQL的兩個關鍵字,它們用于將兩個或多個SELECT語句的結果集合并在一起。這兩個關鍵字雖然有相似的功能,但在實際使用中有一些重要的區(qū)別。下面將詳細介紹Uni
    的頭像 發(fā)表于 12-06 10:22 ?1543次閱讀