隨著現(xiàn)代現(xiàn)場(chǎng)可編程門(mén)陣列 （FPGA） 片上系統(tǒng) （SoC） 器件中可用的內(nèi)容和 IP 選項(xiàng)的大量增加，靈活性的最后一個(gè)真正前沿是配置過(guò)程本身。期待看到下一代FPGA SoC，使這種靈活性在安全性、配置時(shí)間和單事件翻轉(zhuǎn)（SEU）響應(yīng)方面成為現(xiàn)實(shí)。

更強(qiáng)大的 FPGA 意味著更復(fù)雜的配置

FPGA 公司的產(chǎn)品每年都變得越來(lái)越復(fù)雜，包括各種強(qiáng)化 IP、處理器和數(shù)字加速功能。這些新產(chǎn)品有望在較少數(shù)量的微電路中提高功能集成度。但是，這種集成也意味著復(fù)雜的SoC配置。

許多其他 SoC 和專(zhuān)用標(biāo)準(zhǔn)部件 （ASSP） 產(chǎn)品已轉(zhuǎn)向?qū)Ｓ?a target="_blank">微處理器進(jìn)行啟動(dòng)和配置管理。更重要的是，軍方和其他具有安全意識(shí)的客戶(hù)已經(jīng)使用外部微處理器解決方案來(lái)管理FPGA和其他微電子器件的配置，以驗(yàn)證配置，檢查簽名，并確保配置過(guò)程中的“穩(wěn)定狀態(tài)”。

當(dāng)今

如何完成配置 如今，F(xiàn)PGA 的配置過(guò)程主要由復(fù)雜的狀態(tài)機(jī)（在 Altera 設(shè)備中稱(chēng)為“控制邏輯”）執(zhí)行。比特流信息以串行方式加載到FPGA中，根據(jù)所選器件和用戶(hù)選項(xiàng)進(jìn)行可變解壓縮、解密和身份驗(yàn)證;然后，在釋放到操作模式之前配置整個(gè)設(shè)備。冒著過(guò)度簡(jiǎn)化少數(shù)公司技術(shù)的風(fēng)險(xiǎn)，配置過(guò)程大多是固定的，這意味著一個(gè)FPGA配置過(guò)程中的安全漏洞將成為所有其他設(shè)備的漏洞。

解決方案：添加專(zhuān)用微處理器進(jìn)行配置

隨著 SoC FPGA 產(chǎn)品的加入，設(shè)計(jì)人員可以繼續(xù)獲得固定的引導(dǎo)順序，或者在選擇器件的引導(dǎo)順序時(shí)至少具有第一級(jí)的靈活性（FPGA 優(yōu)先或 ARM 處理器優(yōu)先）。

然而，F(xiàn)PGA 器件內(nèi)置的專(zhuān)用微處理器帶來(lái)了真正的配置靈活性，該微處理器可管理所有配置決策、配置文件的解密和身份驗(yàn)證、部分配置、對(duì) SEU 的響應(yīng)以及設(shè)備上的所有安全監(jiān)視器。如果配置腳本或配置處理器的處理器指令本身可以加載到設(shè)備上并在現(xiàn)場(chǎng)更新，這將提供一組強(qiáng)大的工具，使設(shè)計(jì)人員能夠探索安全性和配置時(shí)間之間的權(quán)衡空間。

自定義啟動(dòng)順序

Arria 10 SoC 提供 FPGA 和 SoC 器件之間的啟動(dòng)順序選擇。但是，完全腳本化的配置過(guò)程將能夠優(yōu)先考慮FPGA或SoC中的部分設(shè)計(jì)，使用通過(guò)協(xié)議進(jìn)行的配置以及當(dāng)今FPGA可用的各種快速與高效方法。因此，配置過(guò)程和訂單可以在非常精細(xì)的級(jí)別上進(jìn)行管理，并可以根據(jù)設(shè)計(jì)進(jìn)行定制。通過(guò)將 FPGA 結(jié)構(gòu)劃分為邏輯配置區(qū)域或扇區(qū)，這種設(shè)置變得更加靈活。

使用針對(duì)用戶(hù)應(yīng)用程序定制的腳本化配置可以限制跨設(shè)計(jì)配置漏洞的通用性。這意味著對(duì)一個(gè)設(shè)計(jì)的攻擊不再必然適用于使用相同F(xiàn)PGA/SoC的所有設(shè)計(jì)。

在硬解密和身份驗(yàn)證加速器的幫助下，高度腳本化的配置過(guò)程可以決定是保護(hù)不保護(hù)、部分用戶(hù)設(shè)計(jì)還是全部用戶(hù)設(shè)計(jì)。在設(shè)計(jì)和邏輯重用的時(shí)代，并非設(shè)計(jì)的每個(gè)部分都需要保護(hù)或認(rèn)證。但是，這是一個(gè)可以作為用戶(hù)設(shè)計(jì)的一部分做出的決定，以便以安全性換取配置時(shí)間。

保護(hù)和驗(yàn)證配置數(shù)據(jù)的設(shè)計(jì)權(quán)衡是配置時(shí)間。即使使用快速結(jié)構(gòu)和高速解密加速器，也存在與安全性（解密和身份驗(yàn)證）相關(guān)的配置時(shí)間影響。通過(guò)啟用細(xì)粒度級(jí)別的安全性，用戶(hù)設(shè)計(jì)將能夠利用安全性和配置時(shí)間之間的全方位權(quán)衡。

對(duì)環(huán)境監(jiān)測(cè)器和單個(gè)事件干擾

的響應(yīng) 配置的最后一個(gè)重要元素是如何在發(fā)生輻射事件時(shí)恢復(fù)數(shù)據(jù)和設(shè)備操作，以及如何在FPGA SoC受到攻擊時(shí)消除敏感的配置信息。

用于配置的專(zhuān)用處理器還可以提供對(duì) SEU 事件的腳本和條件響應(yīng)。這些可能包括重新配置整個(gè)設(shè)備或設(shè)計(jì)的一部分、將操作故障轉(zhuǎn)移到設(shè)備的另一部分，或安全響應(yīng)，例如擦除密鑰和敏感數(shù)據(jù)。同樣，專(zhuān)用配置處理器可以生成對(duì)環(huán)境監(jiān)測(cè)器（如溫度和電壓）的高度腳本化響應(yīng)，并通過(guò)FPGA SoC中密鑰和配置數(shù)據(jù)的有序、受控和驗(yàn)證歸零來(lái)做出響應(yīng)。在大型設(shè)計(jì)中，數(shù)據(jù)歸零的順序可能很重要。

審核編輯：郭婷