嵌入式系統(tǒng)很容易成為黑客、安全漏洞和惡意攻擊的犧牲品,除非在系統(tǒng)設(shè)計中納入有效的安全性。今天,安全性是一個更大的問題,因為新的專有技術(shù)和有價值的知識產(chǎn)權(quán)被用作競爭壁壘。到目前為止,實現(xiàn)傳統(tǒng)安全性的技術(shù)一直很麻煩,過時且成本高昂。然而,目前的趨勢正在鼓勵設(shè)計人員在FPGA中嵌入最高級別的安全性,以實現(xiàn)更高效、成本更低的設(shè)計。
符合美國國家標準與技術(shù)研究院 (NIST) 聯(lián)邦信息處理標準 (FIPS) 197 的 FPGA 支持使用 256 位高級加密標準 (AES) 和非易失性密鑰的配置位流加密。AES是當今最先進的加密算法。用戶定義的AES密鑰可以編程到存儲在FPGA器件中的256位非易失性密鑰中。
選擇正確的加密算法和選擇適當?shù)拿荑€存儲是兩個重要的設(shè)計注意事項。AES 支持 128、192 和 256 位的密鑰大小,并取代了具有 56 位密鑰和 64 位數(shù)據(jù)塊大小的數(shù)據(jù)加密標準 (DES)。較大的密鑰大小(如 AES)等同于提高安全性,并且比三重 DES (3DES) 更快地加密數(shù)據(jù)。實際上,3DES 使用三個密鑰對文檔進行三次加密。
加密將電子數(shù)據(jù)轉(zhuǎn)換為通常稱為密文的難以理解的形式;解密密文會將數(shù)據(jù)轉(zhuǎn)換回其原始形式或明文。AES 算法是一種對稱塊密碼,用于加密/加密和解密/解密 128 位塊中的電子數(shù)據(jù)。在此算法中,對稱密鑰用于加密和解密,塊密碼以塊的形式處理數(shù)據(jù)。對稱密鑰塊密碼加密算法用于許多行業(yè),因為它們提供高安全保護和效率,易于實施和快速的數(shù)據(jù)處理速度。
密鑰存儲的選擇是第二重要的設(shè)計考慮因素。密鑰存儲在易失性或非易失性存儲器中,具體取決于芯片供應(yīng)商。一旦易失性存儲的電源關(guān)閉,除非將外部電池作為備用電源連接到芯片,否則密鑰將丟失。另一方面,非易失性密鑰存儲為設(shè)計人員提供了更大的靈活性。
例如,F(xiàn)PGA中的嵌入式非易失性鍵可以在板載或板外編程。安全密鑰存儲在 FPGA 內(nèi)部的聚乙烯保險絲中。聚乙烯保險絲是非易失性和一次性可編程的,這意味著這種存儲方法更可靠,因為不需要外部備用電池。
可靠性差是電池對易失性存儲構(gòu)成的最大問題。電池壽命受溫度和濕度水平的影響。當電池沒電時,鑰匙丟失。因此,無法再配置設(shè)備,并且必須將設(shè)備退回供應(yīng)商進行維修和密鑰重新加載。此外,電池備份成本更高,因為它更難制造,需要更多的組件,電路板空間和工程工作。
電池通常無法承受高溫回流焊工藝,之后必須焊接到電路板上,這會產(chǎn)生額外的制造步驟。易失性密鑰存儲還要求密鑰在焊接到電路板上后將其編程到器件中。
由于非易失性存儲器是一次性可編程的,因此密鑰是防篡改的。這在易失性存儲中是不可能的,因為電池可以被移除,F(xiàn)PGA可以用常規(guī)的加密配置文件進行配置。
將安全性設(shè)計到系統(tǒng)中
圖 1 顯示了如何使用四元二設(shè)計軟件在阿爾特拉奧斯特拉蒂克斯 III FPGA 中實現(xiàn)安全性。第一步是將安全密鑰編程到 FPGA 中。設(shè)計軟件需要256位用戶定義的密鑰(密鑰1和密鑰2)來生成密鑰編程文件。然后,包含來自鍵 1 和鍵 2 的信息的文件通過 JTAG 接口加載到 FPGA 中。
圖 1
接下來,F(xiàn)PGA 中內(nèi)置的 AES 加密引擎將生成用于在第三步后面的解密配置數(shù)據(jù)的真實密鑰。通過加密密鑰 1 和密鑰 2 創(chuàng)建的真實密鑰隨后由專有函數(shù)處理,然后存儲在 256 位非易失性密鑰存儲中。
在步驟二中,配置文件被加密并存儲在外部存儲器中。設(shè)計軟件需要兩個 256 位密鑰(密鑰 1 和密鑰 2)來加密配置文件。夸圖斯 II AES 加密引擎通過使用密鑰 2 加密密鑰 1 來生成真實密鑰。真正的密鑰用于加密配置文件,然后將其加載到外部存儲器中,例如配置或閃存設(shè)備。
第三,配置了 FPGA。在系統(tǒng)上電時,外部存儲器器件將加密的配置文件發(fā)送到FPGA。FPGA中的256位非易失性密鑰由專有函數(shù)的反函數(shù)處理,以生成真正的密鑰。然后,AES 解密引擎使用真實密鑰來解密配置文件并自行配置。
安全入侵
作為設(shè)計過程的一部分,系統(tǒng)設(shè)計人員必須識別和理解不同類型的安全漏洞,包括復(fù)制、逆向工程和篡改,如表1所示。
復(fù)制涉及在不了解其工作原理的情況下制作設(shè)計的相同副本。復(fù)制可以通過從存儲器器件中讀出設(shè)計或在上電時從存儲器器件發(fā)送到FPGA時捕獲配置文件來完成。然后,被盜的設(shè)計可用于配置其他FPGA。這種方法構(gòu)成了知識產(chǎn)權(quán)盜竊的主要形式,并可能導(dǎo)致重大的收入損失。
逆向工程需要分析配置文件,以在寄存器傳輸級別或原理圖形式重新創(chuàng)建原始設(shè)計。然后可以修改重新創(chuàng)建的設(shè)計以獲得競爭優(yōu)勢。這是一種比復(fù)制更復(fù)雜的知識產(chǎn)權(quán)盜竊形式,通常需要大量的技術(shù)專業(yè)知識。它也耗費了大量時間和資源,有時比從頭開始創(chuàng)建設(shè)計需要更多的工作。
篡改涉及修改存儲在設(shè)備中的設(shè)計或?qū)⑵涮鎿Q為其他設(shè)計。被篡改的設(shè)備可能包含可能導(dǎo)致系統(tǒng)故障或竊取敏感數(shù)據(jù)的有害設(shè)計代碼。
大多數(shù)非易失性 FPGA 都 具有 允許 回 讀 配置 數(shù)據(jù) 以 進行 調(diào) 試 的 功能, 如此 圖 2 中 所 顯示。設(shè)計人員通??梢詾樵O(shè)備設(shè)置安全位。如果未設(shè)置安全位,則允許回讀,并且獲取配置數(shù)據(jù)非常簡單。但是,當設(shè)置安全位時,將禁用回讀。設(shè)置安全位時進行回讀攻擊的一種方法是檢測安全位在FPGA中的位置并停用它們以啟用回讀。
圖 2
設(shè)置入侵屏障
一些FPGA使得攻擊者幾乎不可能從高度安全的嵌入式設(shè)計中竊取IP。特別是,檢測和停用安全位可能很困難,從而為設(shè)計人員提供了更好的復(fù)制防御。以下討論解釋了設(shè)計人員如何設(shè)置這些安全防御。
存儲安全密鑰的聚乙烯保險絲隱藏在數(shù)百個其他多邊保險絲中的金屬層下。通過簡單的目視檢查幾乎不可能確定特定的保險絲‘??s功能。用于其他功能的多晶熔絲的編程狀態(tài)可能因器件而異。
這種隨機性使得識別哪些保險絲存儲安全密鑰變得更加困難。此外,即使識別了存儲安全密鑰的聚乙烯保險絲,也不會透露用于解密的真實密鑰,因為它在存儲之前由專有功能處理。在不知道真實密鑰的情況下,無法解密設(shè)計。
因此,這些FPGA可以安全地抵御回讀攻擊,因為它們不支持配置文件回讀。這可以防止在 FPGA 中解密配置文件后嘗試回讀配置文件。此外,無法通過將安全密鑰編程到另一個FPGA并使用加密的配置文件對其進行配置來復(fù)制這些設(shè)計。需要兩個256位密鑰才能將安全密鑰編程到FPGA中。由于 AES 用于生成真實密鑰,因此幾乎不可能從安全密鑰生成密鑰 1 和密鑰 2。
即使沒有加密,從配置文件對設(shè)計進行逆向工程也是困難且耗時的。FPGA配置文件包含數(shù)百萬位,配置文件格式是專有和機密的。要對設(shè)計進行逆向工程,需要對用于顯示從配置文件到器件資源的映射的FPGA或設(shè)計軟件進行逆向工程。
對這些 FPGA 進行逆向工程比對 ASIC 進行逆向工程更困難。標準工具不容易用于對這些FPGA進行逆向工程,這些FPGA是在65 nm高級工藝技術(shù)節(jié)點上制造的。事實上,僅對一個 FPGA 邏輯塊進行逆向工程就可能需要大量的時間和資源。配置比特流加密使逆向工程更具挑戰(zhàn)性。查找安全密鑰以解密配置文件與復(fù)制它一樣復(fù)雜;因此,從頭開始創(chuàng)建競爭性設(shè)計可能比嘗試對這樣的安全FPGA設(shè)計進行逆向工程更容易,更快捷。
非易失性按鍵是一次性可編程的,以防止篡改。使用密鑰對FPGA進行編程后,只能使用使用相同密鑰加密的配置文件對其進行配置。嘗試使用未加密的配置文件或使用錯誤密鑰加密的配置文件配置 FPGA 會導(dǎo)致配置失敗。配置故障表示可能發(fā)生篡改,無論是在外部存儲器和 FPGA 之間的傳輸期間,還是在遠程通信系統(tǒng)升級期間,在設(shè)計’??s 外部存儲器中。
設(shè)計選項比較
除了上述 FPGA 安全系統(tǒng)外,設(shè)計人員可用的其他設(shè)計選項還包括基于 SRAM 的 FPGA(僅限于 3DES 加密)、基于閃存的 FPGA 和基于防接通的 FPGA。表 2 描述了每種情況下的攻擊成本。
非易失性 FPGA 在電源關(guān)閉時保留其配置。揭示器件配置的一種方法是探測或檢測每個非易失性電池‘??s可編程狀態(tài)。對基于閃存的FPGA的兩種側(cè)信道攻擊是電子發(fā)射檢測和晶體管閾值電壓變化。
通過電子發(fā)射檢測進行的攻擊首先涉及移除器件’??s封裝以暴露芯片。接下來,將設(shè)備放置在真空室中并通電。然后,攻擊者使用透射電子顯微鏡來檢測和顯示發(fā)射。至于第二種技術(shù),晶體管‘??s閾值電壓會隨著時間而變化,因為電子在浮動柵極中積聚。這導(dǎo)致晶體管的閾值電壓逐漸上升。
除了這兩種側(cè)信道攻擊之外,另一個流行的版本,即電源攻擊,涉及測量FPGA’??s功耗以確定設(shè)備正在執(zhí)行的功能。至于對基于閃存的FPGA的回讀攻擊,所需的工作量因供應(yīng)商而異,并取決于安全位在器件中的保護程度。此外,探測每個基于閃存的FPGA‘??s浮動門需要花費大量的時間和精力,因為門在編程后不會發(fā)生物理變化。由氧化物隔離的狀態(tài)由所選門和基板之間的浮動柵極上是否存在或有多少電子決定(見圖3)。
圖 3
此外,對閃存FPGA配置文件進行逆向工程并不容易,因為必須首先獲得配置文件。這是一項難以完成的任務(wù),因為攻擊者必須在進行逆向工程之前執(zhí)行復(fù)制。設(shè)計人員還必須知道,篡改基于閃存的FPGA很容易,因為該器件是可重新編程的。因此,如果存在篡改問題,則必須使用防篡改機制。
編程狀態(tài)探測也用于攻擊基于反浪費的FPGA。技術(shù)包括聚焦離子束(FIB)技術(shù)和掃描電子顯微鏡(SEM)。FIB用于顯微鏡成像和設(shè)備的橫截面,而SEM涉及使用光柵式掃描的顯微鏡成像,以檢測從表面發(fā)射的二次電子。分析基于防灌注的FPGA’??s編程狀態(tài)非常耗時,因為有數(shù)百萬個防熔接鏈路和很小比例的編程。
改進的風險管理策略
設(shè)計人員必須估算總安全成本并進行權(quán)衡,以確定適合所設(shè)計設(shè)備的安全級別。為了實現(xiàn)高級別的安全性,設(shè)計人員必須分析潛在威脅,考慮給定一組特定漏洞的攻擊概率,并建立有效且適當?shù)姆烙胧?。FPGA提供多種可靠的安全方案,使設(shè)計人員能夠?qū)嵤┏杀据^低的風險管理策略。
審核編輯:郭婷
-
FPGA
+關(guān)注
關(guān)注
1645文章
22042瀏覽量
618244 -
嵌入式
+關(guān)注
關(guān)注
5150文章
19660瀏覽量
317405 -
存儲器
+關(guān)注
關(guān)注
38文章
7649瀏覽量
167337
發(fā)布評論請先 登錄
關(guān)于工程安全保護的FPGA設(shè)計方案

藍牙AES+RNG如何保障物聯(lián)網(wǎng)信息安全
【FPGA參賽作品】基于FPGA的AES分組加密系統(tǒng)
如何才能確保電源系統(tǒng)符合FPGA要求?
物聯(lián)網(wǎng)時代如何才能確保SoC的安全?
沒有絕對安全的系統(tǒng):寫在AES 256破解之后 精選資料分享
基于FPGA的低成本AES IP核的設(shè)計與實現(xiàn)
基于AES算法的無線加密數(shù)字傳輸系統(tǒng)
基于FPGA的AES加密算法的高速實現(xiàn)
基于FPGA的AES加密算法的高速實現(xiàn)
AES中的字節(jié)替換的FPGA實現(xiàn)

使用FPGA實現(xiàn)類AES分組密碼統(tǒng)一框架的詳細資料說明
具有內(nèi)置AES的FPGA保護系統(tǒng)設(shè)計

aes在云存儲中的應(yīng)用實例
BMS IC測試:確保電池安全和性能的關(guān)鍵

評論