99精品伊人亚洲|最近国产中文炮友|九草在线视频支援|AV网站大全最新|美女黄片免费观看|国产精品资源视频|精彩无码视频一区|91大神在线后入|伊人终合在线播放|久草综合久久中文

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評(píng)論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會(huì)員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

FPGA管腳的調(diào)整 有哪些方法技巧

liuhezhineng ? 來源:PCB電子電路技術(shù) ? 作者:PCB電子電路技術(shù) ? 2022-10-14 16:02 ? 次閱讀
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

此文介紹FPGA管腳的調(diào)整技巧,一起來學(xué)習(xí)吧。

(1)為了方便識(shí)別哪些Bank之間可以互調(diào),必須先對(duì)FPGA各個(gè)Bank進(jìn)行區(qū)分。在原理圖編輯界面中,執(zhí)行圖標(biāo)命令“交叉探針”,單擊某個(gè)FPGA的某個(gè)Bank,直接跳轉(zhuǎn)到PCB中相對(duì)應(yīng)的Bank管腳高亮,這時(shí)可以在某一機(jī)械層添加標(biāo)注,進(jìn)行標(biāo)記,如圖12-2所示。

圖12-2 Bank的標(biāo)記

(2)按照相同的操作方法可以把調(diào)整Bank在PCB中進(jìn)行標(biāo)記,如圖12-3所示。

圖12-3 被標(biāo)記的FPGA

(3)完成上述步驟之后,就可以按照正常的BGA出線方式把所有的信號(hào)腳進(jìn)行引出,并按照走線順序?qū)优帕?,但非連接上,如圖12-4所示,飛線是交叉的,但是不直接連上。最后保存好所有文檔。

圖12-4 信號(hào)走線的對(duì)接

(4)在PCB設(shè)計(jì)交互界面中,執(zhí)行菜單命令“工程-元器件關(guān)聯(lián)”,進(jìn)行元件匹配,將左邊元件全部匹配到右邊窗口,單擊“執(zhí)行更新”按鈕,執(zhí)行更新,如圖12-5所示。

圖12-5 元件的匹配

(5)執(zhí)行菜單命令“工具-管腳/部件交換-配置”,定義和使能可調(diào)換管腳元件,如果彈出警告,須重新返回第(4)步進(jìn)行操作,或者執(zhí)行從原理圖導(dǎo)入PCB的操作,使原理圖和PCB完全對(duì)應(yīng)上之后再按照此步驟進(jìn)行操作,否則會(huì)彈出如圖12-6所示的警告信息。

圖12-6 警告信息

(6)找到FPGA對(duì)應(yīng)的元件位號(hào),勾選使能狀態(tài),雙擊該元件,對(duì)該元件的可以調(diào)換的I/O屬性管腳創(chuàng)建Group操作,單擊“OK”按鈕,設(shè)置完畢,如圖12-7所示。

圖12-7 可調(diào)換FPGA的使能及Group設(shè)置

(7)執(zhí)行菜單命令“工具-管腳/部件交換-交互式管腳/網(wǎng)絡(luò)交換”,單擊之前對(duì)接的信號(hào)走線,進(jìn)行線序調(diào)換。注意:“Project”工程文件一定要保存一下,再操作。

執(zhí)行完上述步驟之后,PCB管腳調(diào)換的工作就完成了,具體效果如圖12-8所示。

圖12-8 線序的調(diào)換調(diào)整

(8)PCB執(zhí)行調(diào)換更改之后,需要把網(wǎng)絡(luò)交互反導(dǎo)入原理圖,如圖12-9所示,執(zhí)行菜單命令“工程-工程選項(xiàng)”,勾選反導(dǎo)入選項(xiàng)“改變?cè)韴D管腳”。

圖12-9 反導(dǎo)入原理圖設(shè)置

(9)在PCB設(shè)計(jì)交互界面中,執(zhí)行“Update SchemaTIc in Project”命令,按照之前原理圖導(dǎo)入PCB那樣的方法,完成PCB導(dǎo)入原理圖。

因?yàn)橛行┰韴D繪制的方式或格式錯(cuò)誤,執(zhí)行反標(biāo)可能不完全或殘缺,建議反標(biāo)之后利用正導(dǎo)入方式核對(duì)一遍或者直接手工方式繪制管腳更換表,再一一進(jìn)行比對(duì)更改。

審核編輯:郭婷


聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場(chǎng)。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請(qǐng)聯(lián)系本站處理。 舉報(bào)投訴
  • FPGA
    +關(guān)注

    關(guān)注

    1645

    文章

    22046

    瀏覽量

    618309
  • pcb
    pcb
    +關(guān)注

    關(guān)注

    4367

    文章

    23487

    瀏覽量

    409589

原文標(biāo)題:FPGA管腳的調(diào)整技巧

文章出處:【微信號(hào):PCB電子電路技術(shù),微信公眾號(hào):PCB電子電路技術(shù)】歡迎添加關(guān)注!文章轉(zhuǎn)載請(qǐng)注明出處。

收藏 人收藏
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

    評(píng)論

    相關(guān)推薦
    熱點(diǎn)推薦

    火爆開發(fā)中 | 開源FPGA硬件板卡,硬件第一期發(fā)布

    設(shè)計(jì),詳細(xì)分工見下文。 01 最終硬件方案 7月6日,相關(guān)硬件人員進(jìn)行了會(huì)議討論,最終確定硬件方案確定如下: 電源:外部電源輸入采用電源適配器輸入,使用電源芯片為FPGA各電源管腳提供對(duì)應(yīng)的電源,并為
    發(fā)表于 07-09 13:54

    如何使用USB中斷傳輸方法訪問FPGA

    我目前正在設(shè)計(jì)一個(gè)可以通過 CY7C65216 從 Windows PC 訪問 FPGA 的單元。 我正在考慮使用USB中斷傳輸方法訪問FPGA。 這可能嗎? 如果有,是否任何示例軟
    發(fā)表于 05-19 06:04

    進(jìn)行MAX17506縮小體積設(shè)計(jì)后, 整個(gè)電源功耗異常, 可以調(diào)整漏失功耗的方法嗎?

    進(jìn)行MAX17506縮小體積設(shè)計(jì)后, 整個(gè)電源功耗異常, 可以調(diào)整漏失功耗的方法嗎?
    發(fā)表于 04-18 07:43

    fpga 管腳不讓綁定的問題,綁定時(shí)提示: Not assignable

    fpga 管腳不讓綁定的--提示 如下圖: 網(wǎng)上說將復(fù)用管腳設(shè)置成 普通I/O,我這也沒找到我要綁定的管腳,怎么設(shè)置。該管腳是和NOR_Fl
    發(fā)表于 12-05 15:30

    ADC3663的SPI配置管腳連接至FPGA時(shí)遇到IO電平不匹配怎么解決?

    ADC3663的SPI配置管腳連接至FPGA時(shí)遇到IO電平不匹配問題。FPGA的IO是2.5V CMOS電平,ADC3663是1.8V CMOS電平,但是3663的SPI的IO內(nèi)部
    發(fā)表于 11-14 08:08

    請(qǐng)問下CDCLVC1106PWR的cLKIN時(shí)鐘輸入管腳可以是來自FPGA或者M(jìn)CU輸出的時(shí)鐘不?

    請(qǐng)問下CDCLVC1106PWR的cLKIN時(shí)鐘輸入管腳可以是來自FPGA或者M(jìn)CU輸出的時(shí)鐘不?還是必須是晶振或者晶體產(chǎn)生的時(shí)鐘
    發(fā)表于 11-13 07:05

    FPGA門數(shù)的計(jì)算方法

    我們?cè)诒容^FPGA的芯片參數(shù)時(shí)經(jīng)常說某一款FPGA是多少萬門的,也有的說其多少個(gè)LE,那么二者之間何關(guān)系呢? FPGA等效門數(shù)的計(jì)
    的頭像 發(fā)表于 11-11 09:45 ?1158次閱讀
    <b class='flag-5'>FPGA</b>門數(shù)的計(jì)算<b class='flag-5'>方法</b>

    一種簡(jiǎn)單高效配置FPGA方法

    本文描述了一種簡(jiǎn)單高效配置FPGA方法,該方法利用微處理器從串行外圍接口(SPI)閃存配置FPGA設(shè)備。這種方法減少了硬件組件、板空間和成
    的頭像 發(fā)表于 10-24 14:57 ?1615次閱讀
    一種簡(jiǎn)單高效配置<b class='flag-5'>FPGA</b>的<b class='flag-5'>方法</b>

    FPGA在圖像處理領(lǐng)域的優(yōu)勢(shì)哪些?

    。這種并行處理能力使得FPGA在處理大規(guī)模圖像數(shù)據(jù)時(shí)表現(xiàn)出色,能夠?qū)崟r(shí)完成復(fù)雜的圖像處理算法。 二、高靈活性 FPGA具有很高的靈活性,可以根據(jù)需要實(shí)時(shí)調(diào)整硬件架構(gòu)。這意味著當(dāng)圖像處理算法需要更新
    發(fā)表于 10-09 14:36

    風(fēng)機(jī)溫度控制器的調(diào)整方法

    風(fēng)機(jī)溫度控制器是一種用于控制風(fēng)機(jī)運(yùn)行溫度的設(shè)備,它能夠根據(jù)設(shè)定的溫度范圍自動(dòng)調(diào)節(jié)風(fēng)機(jī)的運(yùn)行狀態(tài),以保持設(shè)備在最佳工作溫度下運(yùn)行。調(diào)整風(fēng)機(jī)溫度控制器的方法需要根據(jù)具體的設(shè)備型號(hào)和功能來操作,但通常包括
    的頭像 發(fā)表于 09-20 14:53 ?1924次閱讀

    晶振管腳定義和檢測(cè)方法

    晶振(Crystal Oscillator)是一種將電能轉(zhuǎn)換為機(jī)械能,再將機(jī)械能轉(zhuǎn)換回電能的電子元件,廣泛應(yīng)用于各種電子設(shè)備中,如手機(jī)、電腦、通訊設(shè)備等。晶振的管腳定義和檢測(cè)方法對(duì)于保證電子設(shè)備正常
    的頭像 發(fā)表于 08-28 09:58 ?2749次閱讀

    示波器萬用表功能調(diào)整方法

    需求。 一、示波器的功能調(diào)整方法 波形顯示調(diào)整 示波器的主要功能是顯示電信號(hào)的波形,因此波形顯示的清晰度和準(zhǔn)確性至關(guān)重要。以下是一些常用的波形顯示調(diào)整
    的頭像 發(fā)表于 08-09 15:02 ?1963次閱讀

    分享一本書 《從零開始設(shè)計(jì) FPGA 最小系統(tǒng)》

    選擇配置模式。FPGA 多種配置模式,比如主動(dòng)、被動(dòng)、快速、 正常、串行、并行等,可以此管腳進(jìn)行選擇。 · DATA0:FPGA 串行數(shù)據(jù)輸入,連接至配置器件的串行數(shù)據(jù)輸出
    發(fā)表于 07-26 07:24

    FPGA電路設(shè)計(jì)的一些技巧

    FPGA設(shè)計(jì)有別于DSP和ARM系統(tǒng),相比之下較為靈活和自由。主要是設(shè)計(jì)構(gòu)思好專用管腳的電路,通用I/O的連接可以自身定義。因而,FPGA電路設(shè)計(jì)中會(huì)有一些獨(dú)特的方法能夠參照。
    發(fā)表于 07-21 20:20

    FPGA異步信號(hào)處理方法

    FPGA(現(xiàn)場(chǎng)可編程門陣列)在處理異步信號(hào)時(shí),需要特別關(guān)注信號(hào)的同步化、穩(wěn)定性以及潛在的亞穩(wěn)態(tài)問題。由于異步信號(hào)可能來自不同的時(shí)鐘域或外部設(shè)備,其到達(dá)時(shí)間和頻率可能不受FPGA內(nèi)部時(shí)鐘控制,因此處理起來相對(duì)復(fù)雜。以下是對(duì)FPGA
    的頭像 發(fā)表于 07-17 11:10 ?1889次閱讀