在硬件設(shè)計(jì)過程中,當(dāng)原理圖設(shè)計(jì)完成后需要提交EDA團(tuán)隊(duì)進(jìn)行PCB的繪制,其中傳輸線阻抗的控制是重要的一項(xiàng)內(nèi)容。在提交PCB設(shè)計(jì)說明書時(shí),需要對(duì)線寬/線間距做出要求;在PCB設(shè)計(jì)過程中,需要與EDA設(shè)計(jì)人員進(jìn)行溝通,可能會(huì)對(duì)線寬/線間距、相鄰層厚度做適當(dāng)調(diào)整;在提交PCB制版后,廠家會(huì)結(jié)合實(shí)際生產(chǎn)條件進(jìn)行阻抗調(diào)整,這也需要硬件開發(fā)人員進(jìn)行確認(rèn)。因此,作為硬件開發(fā)人員,需要對(duì)傳輸線阻抗的原理和計(jì)算方法有所了解。傳輸線阻抗控制主要有兩種:單端阻抗和差分阻抗。單端阻抗的阻值一般控制在50歐姆左右,差分阻抗一般控制在100歐姆左右。接下來介紹傳輸線特征阻抗的等效模型,并結(jié)合具體單板PCB設(shè)計(jì),介紹如何利用Polar Si9000工具進(jìn)行特征阻抗的計(jì)算。
一、傳輸線的等效模型
1. 等效模型及參數(shù)

2.參數(shù)說明
特征阻抗主要與線寬,絕緣層厚度等參數(shù)有關(guān)。線寬越大,特征阻抗越??;絕緣層越厚,相應(yīng)的特征阻抗越大。阻抗控制采用以下參數(shù):介質(zhì)常數(shù)(Er1):4.0,F(xiàn)R4材料。下線寬(W1):設(shè)計(jì)線寬(假設(shè)為W);上線寬(W2):外層走線=W-1; 內(nèi)層走線=W-0.5;銅層厚度(T1):分為表層與內(nèi)層,如下表。需電鍍填銅層銅厚(表層):電鍍填銅層基銅銅厚(OZ) | 1/3 OZ | 1/2OZ | 1 OZ |
計(jì)算銅厚(mil) | 1.7 | 2.0 | 2.7 |
非電鍍填銅層銅厚(OZ) | 1/2OZ | 1 OZ | 1.5OZ |
計(jì)算銅厚(mil) | 0.6 | 1.2 | 2.56 |
二、具體計(jì)算實(shí)例:
計(jì)算所使用的PCB模型為某低速業(yè)務(wù)板工裝測試背板,有18層,其結(jié)構(gòu)如下:表1:L1 | --------------------------------------- | 0.5oz +電鍍 |
PP 2116 4.495mil | ||
L2 | 1oz | |
CORE 0.21 8.27mil | ||
L3 | --------------------------------------- | 1oz |
PP 1080+7628 9.445mil | ||
L4 | --------------------------------------- | 1oz |
CORE 0.21 8.27mil | ||
L5 | --------------------------------------- | 1oz |
PP 1080+7628 9.445mil | ||
L6 | --------------------------------------- | 1oz |
CORE 0.21 8.27mil | ||
L7 | --------------------------------------- | 1oz |
PP 1080+7628 9.82mil | ||
L8 | --------------------------------------- | 1oz |
CORE 0.15 5.9mil | ||
L9 | --------------------------------------- | 1oz |
PP 3313 3.42mil | ||
CORE 1(0.5oz) 37.99mil | ||
PP 3313 3.37mil | ||
L10 | --------------------------------------- | 1oz |
CORE 0.15 5.9mil | ||
L11 | --------------------------------------- | 1oz |
PP 1080+7628 9.8325mil | ||
L12 | --------------------------------------- | 1oz |
CORE 0.21 8.27mil | ||
L13 | --------------------------------------- | 1oz |
PP 1080+7628 9.4575mil | ||
L14 | --------------------------------------- | 1oz |
CORE 0.21 8.27mil | ||
L15 | --------------------------------------- | 1oz |
PP 1080+7628 9.445mil | ||
L16 | --------------------------------------- | 1oz |
CORE 0.21 8.27mil | ||
L17 | --------------------------------------- | 1oz |
PP 2116 4.495mil | ||
L18 | ---------------------------------------- | 0.5oz+電鍍 |
阻抗計(jì)算值 | ||||||
層別 | 調(diào)整線寬/線間距 | 計(jì)算值(ohm) | H1(mil) | Er1 | H2(mil) | Er2 |
L1/18 | 7.6 mil to 7 mil | 49.6 | 4.5 | 3.95 | ||
L1/18 | 7/13.5 mil to 5.9/14.6 mil | 98.3 | 4.5 | 3.95 | ||
L3/16/5/14 | 7.6 mil | 49.6 | 8.27 | 3.95 | 10.7 | 3.93 |
L3/16/5/14 | 7/13.5 mil | 98.1 | 8.27 | 3.95 | 10.7 | 3.93 |
L7/12 | 7.6 mil | 50 | 8.27 | 3.95 | 11.07 | 3.93 |
L7/12 | 7/13.5 mil | 98.7 | 8.27 | 3.95 | 11.07 | 3.93 |
L9/10 | 7.6 mil to 8 mil | 51.5 | 5.9 | 3.65 | 53.18 | 3.89 |
L9/10 | 7/13.5 mil | 99.1 | 5.9 | 3.65 | 53.18 | 3.89 |
L9的屏蔽層為: | L8/L11 | |||||
L10的屏蔽層為: | L8/L11 | |||||
其他層鄰層屏蔽 | ||||||
2.1 表層(L1/L18)單端阻抗計(jì)算:(單位:mil)

2.2表層(L1/L18)差分線阻抗計(jì)算:(單位:mil)

2.3內(nèi)層(L3/L10)單端阻抗計(jì)算:(單位:mil)
以L3層為例,參數(shù)設(shè)置如下:
2.4內(nèi)層差分線(L3/L10)阻抗計(jì)算: (單位:mil)
以L3層為例,參數(shù)設(shè)置如下:
2.5 相鄰信號(hào)層的阻抗計(jì)算
理論上相鄰信號(hào)層的阻抗計(jì)算應(yīng)該用如下模型,如第9第10兩層。但是這樣非常繁瑣,可以簡化成2.3,2.4中所述的模型,實(shí)際廠家給出的參數(shù)也證明了這一點(diǎn)。只要將H1,H2,Er1 ,Er1作相應(yīng)調(diào)整即可,具體參數(shù)見表1,表2中所示。
三、總結(jié)
本文介紹了傳輸線特征阻抗的等效模型,并結(jié)合具體單板PCB設(shè)計(jì),介紹了利用Polar Si9000工具計(jì)算特征阻抗的方法,希望能對(duì)大家有所幫助。審核編輯 :李倩
聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請(qǐng)聯(lián)系本站處理。
舉報(bào)投訴
-
阻抗
+關(guān)注
關(guān)注
17文章
972瀏覽量
47329 -
PCB設(shè)計(jì)
+關(guān)注
關(guān)注
396文章
4800瀏覽量
90351 -
傳輸線
+關(guān)注
關(guān)注
0文章
382瀏覽量
24664
原文標(biāo)題:【PCB設(shè)計(jì)】傳輸線特征阻抗的計(jì)算方法及實(shí)例
文章出處:【微信號(hào):mcu168,微信公眾號(hào):硬件攻城獅】歡迎添加關(guān)注!文章轉(zhuǎn)載請(qǐng)注明出處。
發(fā)布評(píng)論請(qǐng)先 登錄
相關(guān)推薦
熱點(diǎn)推薦
Bourns 推出全新共模電感系列 專為信號(hào)傳輸線應(yīng)用提供理想的噪聲抑制解決方案
信號(hào)傳輸線應(yīng)用中的噪聲抑制而設(shè)計(jì)。Bourns? SRF1209U4 系列片式共模電感器具備薄型、緊湊尺寸的特點(diǎn),能滿足空間受限的設(shè)計(jì)需求。此款全新電感器在高頻范圍內(nèi)提供高阻抗,能有效提升信噪比,非常
發(fā)表于 06-26 17:39
?757次閱讀

知識(shí)分享-傳輸線的返回電流(信號(hào)完整性揭秘)
信號(hào)完整性揭秘-于博士SI設(shè)計(jì)手記3.3傳輸線的返回電流按照傳統(tǒng)的電路理論,電流要流到互連線的末端,然后從另一條路徑回流,才能形成電流回路。如果傳輸線無限長,信號(hào)電壓施加到傳輸線上后,信號(hào)永遠(yuǎn)也

傳輸線高頻參數(shù)之Crosstalk
是由于電信號(hào)在通過傳輸線時(shí),產(chǎn)生的電場線穿過了相鄰的傳輸線,而導(dǎo)致相鄰的傳輸線上也產(chǎn)生了電信號(hào),如上圖所示,用網(wǎng)分測試的時(shí)候,差分S參數(shù)Sdd31表示近端串?dāng)_,Sd

PCB制板廠加工問題很大啊,高速PCB傳輸線阻抗一直往上跑
都竄不高,走線越長,竄得越高!Chris給大家做個(gè)簡單的仿真看看哈,假設(shè)我們?cè)O(shè)置一個(gè)內(nèi)層的傳輸線疊層,使得差分線在線寬5mil,間距9mil的情況下滿足100歐姆的阻抗要求。
首先我們?cè)O(shè)置這對(duì)差分線
發(fā)表于 04-07 17:27
PCB Layout中的三種走線策略
的情況。
不同角度走線的拐角線寬變化直角走線的對(duì)信號(hào)的影響就是主要體現(xiàn)在三個(gè)方面:一是拐角可以等效為傳輸線上的容性負(fù)載,減緩上升時(shí)間;二是阻抗
發(fā)表于 03-13 11:35
從驅(qū)動(dòng)端到串聯(lián)電阻之間的這一段走線應(yīng)該走成多少阻抗呢?
例如,驅(qū)動(dòng)器內(nèi)阻為20歐,理論上采用驅(qū)動(dòng)端串聯(lián)30歐電阻,與50歐特征阻抗的傳輸線進(jìn)行匹配,但是從驅(qū)動(dòng)端到串聯(lián)電阻之間的這一段走線應(yīng)該走成多少阻抗
發(fā)表于 01-08 07:28
DAC3482的I通道輸出電路,傳輸線變壓器有什么作用?
下圖是DAC3482的I通道輸出電路,這里T11是1:1的傳輸線變壓器,T4是4:1的變壓器。如果IOUTA2是20mA,IOUTA1是0mA,求分析下此時(shí)IOUTA2輸出是多少,為什么?這里的傳輸線變壓器有什么作用?前面兩個(gè)100歐電阻中間接地有啥作用?
發(fā)表于 12-20 07:50
阻抗對(duì)信號(hào)傳輸的影響 阻抗測量儀器的選擇
對(duì)信號(hào)傳輸的影響主要體現(xiàn)在以下幾個(gè)方面: 信號(hào)反射 :如果信號(hào)源的輸出阻抗和傳輸線的輸入阻抗不匹配,就可能會(huì)發(fā)生信號(hào)反射,使得信號(hào)無法完全進(jìn)入傳輸線
穿墻式bnc公頭特性阻抗是指什么
德索工程師說道特性阻抗是指在傳輸線中,當(dāng)信號(hào)在傳輸線上傳播時(shí),傳輸線上任意一點(diǎn)的電壓與電流的比值。對(duì)于射頻同軸電纜和連接器來說,特性阻抗通常

平衡傳輸線標(biāo)準(zhǔn)的重要性
對(duì)于需要長距離通信的系統(tǒng)。本文將探討平衡傳輸線標(biāo)準(zhǔn)的重要性。 一、平衡傳輸線標(biāo)準(zhǔn)的必要性 1. 提高信號(hào)完整性 在長距離傳輸中,信號(hào)完整性是一個(gè)關(guān)鍵問題。不平衡傳輸線容易受到電磁干擾(
評(píng)論