99精品伊人亚洲|最近国产中文炮友|九草在线视频支援|AV网站大全最新|美女黄片免费观看|国产精品资源视频|精彩无码视频一区|91大神在线后入|伊人终合在线播放|久草综合久久中文

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會(huì)員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

vivado中文件分類的理解

lhl545545 ? 來源:FPGA通信小白成長之路 ? 作者:FPGA通信小白成長之 ? 2022-08-31 09:09 ? 次閱讀
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

最近有網(wǎng)友私信我,說我之前發(fā)的幾篇文章寫得不錯(cuò),在此感謝大家的鼓勵(lì)。

正如我在第一篇文章里所說,我分享的內(nèi)容主要包括但不限于,HDL語言,TCL語言,vivado的使用,Modelsim/Questasim的使用,matlab的使用,通信原理及系統(tǒng),無線通信數(shù)字信號處理等,由淺入深,化繁為簡,后續(xù)內(nèi)容聽我娓娓道來。

今天我想說說我自己對vivado中文件分類的理解。

用過ISE的人都知道,vivado用起來是多么舒服,不管是從界面、綜合策略、時(shí)序分析等各個(gè)方面來說,都有很好的體驗(yàn),新版的vivado還引入了機(jī)器學(xué)習(xí),進(jìn)一步增強(qiáng)了綜合能力。

從vivado的圖形界面可以看到,工程文件主要包括:

HDL文件

IP文件

BD文件

約束文件

網(wǎng)表文件

輔助文件

HDL文件

主要是.v,.vhd文件,包括可以綜合的,以及用于仿真的.v和.vhd文件,可以綜合的文件也可被用于仿真。

Source框里的Compile Order可以看到文件的編譯順序,有時(shí)候如果有公用的package的.v文件的時(shí)候,可以看到package文件是否優(yōu)先編譯起效。

在vivado圖形界面中,能夠點(diǎn)擊的對象都有自己的屬性,可以通過CTRL+E快捷方式打開。

IP文件

主要是.xcix和.xci文件。

如果勾選設(shè)置選項(xiàng)下IP內(nèi)的Use Core Containers for IP框框,則IP的形式為.xcix,否則IP形式為.xci,且每個(gè)IP都會(huì)生成以IP名命名的文件夾,.xcix簡化了IP核的管理。

.xcix和.xci是可以相互轉(zhuǎn)化的,IP核右鍵Enable Core Container或Disable Core Container即可。

BD文件

主要是.BD文件。

如果一個(gè)工程想套用另一個(gè)既有工程的BD文件,可以直接將BD文件夾整個(gè)進(jìn)行復(fù)制,這樣較為方便。

約束文件

主要是.xdc和.tcl文件,包括管腳約束、時(shí)序約束、debug約束、位置約束等。

管腳約束:管腳和電平。

時(shí)序約束:基本時(shí)鐘約束,跨時(shí)鐘域約束,路徑約束。

Debug約束:抓取調(diào)試信號(使用綜合里的set up debug會(huì)自動(dòng)添加文件到這里,使用ip核中的ila核則不會(huì)),設(shè)置Debug_hub參數(shù)(debug_hub時(shí)鐘等)。

位置約束:可通過pblock命令,設(shè)置指定模塊位置或面積。

特別說明一下,約束的屬性中有一個(gè)USED_IN的選項(xiàng),之前提到的,如果要將當(dāng)前工程封裝成dcp文件,作為子文件放到大工程中,一定要勾選USED_IN中的synthesis、out_of_context選項(xiàng),當(dāng)然,USED_IN也適用于其他.v文件或ip核。

網(wǎng)表文件

主要是.dcp文件

用于封裝子模塊或子工程

輔助文件

主要是.tcl(鉤子腳本)和.dcp(增量編譯)文件

最近使用國內(nèi)某公司的國產(chǎn)化芯片時(shí),就用到了鉤子腳本,用以給程序打補(bǔ)丁。按照手冊打完補(bǔ)丁后,在設(shè)置中的綜合、布局布線、生成比特流中,會(huì)看到.pre和.post里面已經(jīng)有補(bǔ)丁腳本的路徑。當(dāng)然,也可以自己寫鉤子腳本。

審核編輯:彭靜
聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報(bào)投訴
  • 數(shù)字信號
    +關(guān)注

    關(guān)注

    2

    文章

    997

    瀏覽量

    48373
  • TCL語言
    +關(guān)注

    關(guān)注

    0

    文章

    2

    瀏覽量

    6327
  • Vivado
    +關(guān)注

    關(guān)注

    19

    文章

    835

    瀏覽量

    68789

原文標(biāo)題:說說vivado中的文件分類

文章出處:【微信號:FPGA通信小白成長之路,微信公眾號:FPGA通信小白成長之路】歡迎添加關(guān)注!文章轉(zhuǎn)載請注明出處。

收藏 人收藏
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

    評論

    相關(guān)推薦
    熱點(diǎn)推薦

    Vivado無法選中開發(fā)板的常見原因及解決方法

    對應(yīng)的器件信息和約束文件(XDC),大大簡化工程初始化流程。然而,在某些情況下,我們可能會(huì)發(fā)現(xiàn) Vivado 的界面中無法選中目標(biāo)開發(fā)板,導(dǎo)致只能手動(dòng)選擇器件。那么,遇到這種情況該如何處理呢?
    的頭像 發(fā)表于 07-15 10:19 ?431次閱讀
    <b class='flag-5'>Vivado</b>無法選中開發(fā)板的常見原因及解決方法

    如何使用One Spin檢查AMD Vivado Design Suite Synth的結(jié)果

    本文講述了如何使用 One Spin 檢查 AMD Vivado Design Suite Synth 的結(jié)果(以 Vivado 2024.2 為例)。
    的頭像 發(fā)表于 05-19 14:22 ?513次閱讀
    如何使用One Spin檢查AMD <b class='flag-5'>Vivado</b> Design Suite Synth的結(jié)果

    一文詳解Vivado時(shí)序約束

    Vivado的時(shí)序約束是保存在xdc文件中,添加或創(chuàng)建設(shè)計(jì)的工程源文件后,需要?jiǎng)?chuàng)建xdc文件設(shè)置時(shí)序約束。時(shí)序約束文件可以直接創(chuàng)建或添加已存
    的頭像 發(fā)表于 03-24 09:44 ?3527次閱讀
    一文詳解<b class='flag-5'>Vivado</b>時(shí)序約束

    Vivado FIR IP核實(shí)現(xiàn)

    Xilinx的FIR IP核屬于收費(fèi)IP,但是不需要像 Quartus那樣通過修改license文件來破解。如果是個(gè)人學(xué)習(xí),現(xiàn)在網(wǎng)絡(luò)上流傳的license破解文件在破解Vivado的同時(shí)也破解
    的頭像 發(fā)表于 03-01 14:44 ?1699次閱讀
    <b class='flag-5'>Vivado</b> FIR IP核實(shí)現(xiàn)

    AMD Vivado Design Suite IDE中的設(shè)計(jì)分析簡介

    本文檔涵蓋了如何驅(qū)動(dòng) AMD Vivado Design Suite 來分析和改善您的設(shè)計(jì)。
    的頭像 發(fā)表于 02-19 11:22 ?586次閱讀
    AMD <b class='flag-5'>Vivado</b> Design Suite IDE中的設(shè)計(jì)分析簡介

    Vivado Design Suite用戶指南: 設(shè)計(jì)分析與收斂技巧

    電子發(fā)燒友網(wǎng)站提供《Vivado Design Suite用戶指南: 設(shè)計(jì)分析與收斂技巧.pdf》資料免費(fèi)下載
    發(fā)表于 01-15 15:28 ?0次下載
    <b class='flag-5'>Vivado</b> Design Suite用戶指南: 設(shè)計(jì)分析與收斂技巧

    Vivado Design Suite用戶指南:邏輯仿真

    電子發(fā)燒友網(wǎng)站提供《Vivado Design Suite用戶指南:邏輯仿真.pdf》資料免費(fèi)下載
    發(fā)表于 01-15 15:25 ?0次下載
    <b class='flag-5'>Vivado</b> Design Suite用戶指南:邏輯仿真

    Xilinx_Vivado_SDK的安裝教程

    I Agree,然后點(diǎn)擊 Next: 選擇 Vivado HL System Edition(一般選擇這個(gè)設(shè)計(jì)套件比較完整,它比 Vivado HL Design Edition 多了一個(gè) System Generator for DSP with Mat
    的頭像 發(fā)表于 11-16 09:53 ?5381次閱讀
    Xilinx_<b class='flag-5'>Vivado</b>_SDK的安裝教程

    每次Vivado編譯的結(jié)果都一樣嗎

    很多FPGA工程師都有這種困惑,Vivado每次編譯的結(jié)果都一樣嗎? 在AMD官網(wǎng)上,有這樣一個(gè)帖子: Are Vivado results repeatable for identical
    的頭像 發(fā)表于 11-11 11:23 ?1244次閱讀
    每次<b class='flag-5'>Vivado</b>編譯的結(jié)果都一樣嗎

    Vivado使用小技巧

    有時(shí)我們對時(shí)序約束進(jìn)行了一些調(diào)整,希望能夠快速看到對應(yīng)的時(shí)序報(bào)告,而又不希望重新布局布線。這時(shí),我們可以打開布線后的dcp,直接在Vivado Tcl Console里輸入更新后的時(shí)序約束。如果調(diào)整
    的頭像 發(fā)表于 10-24 15:08 ?1019次閱讀
    <b class='flag-5'>Vivado</b>使用小技巧

    Vivado編輯器亂碼問題

    ,但是在Vivado里面打開用sublime寫的代碼之后,經(jīng)常出現(xiàn)中文亂碼,讓人很不舒服。究其原因就是一般來說第三方的編輯器是采用utf8的編碼方式,而vivado的text editor不是這種方式。
    的頭像 發(fā)表于 10-15 17:24 ?2566次閱讀
    <b class='flag-5'>Vivado</b>編輯器亂碼問題

    晶體二極管的分類和特性

    晶體二極管作為固態(tài)電子器件中的關(guān)鍵元件,其分類和特性對于理解和應(yīng)用電子電路至關(guān)重要。以下是對晶體二極管分類和特性的詳細(xì)闡述。
    的頭像 發(fā)表于 09-23 18:24 ?1220次閱讀

    Vivado 2024.1版本的新特性(2)

    從綜合角度看,Vivado 2024.1對SystemVerilog和VHDL-2019的一些特性開始支持。先看SystemVerilog。
    的頭像 發(fā)表于 09-18 10:34 ?1898次閱讀
    <b class='flag-5'>Vivado</b> 2024.1版本的新特性(2)

    Vivado 2024.1版本的新特性(1)

    Vivado 2024.1已正式發(fā)布,今天我們就來看看新版本帶來了哪些新特性。
    的頭像 發(fā)表于 09-18 10:30 ?2461次閱讀
    <b class='flag-5'>Vivado</b> 2024.1版本的新特性(1)

    簡述計(jì)算機(jī)總線的分類

    計(jì)算機(jī)總線作為計(jì)算機(jī)系統(tǒng)中連接各個(gè)功能部件的公共通信干線,其結(jié)構(gòu)和分類對于理解計(jì)算機(jī)硬件系統(tǒng)的工作原理至關(guān)重要。以下是對計(jì)算機(jī)總線結(jié)構(gòu)和分類的詳細(xì)闡述,內(nèi)容將涵蓋總線的基本概念、內(nèi)部結(jié)構(gòu)、分類
    的頭像 發(fā)表于 08-26 16:23 ?5186次閱讀