圖一是Quartus Ⅱ工具關(guān)于時(shí)序分析建立時(shí)間分析報(bào)告結(jié)果(個(gè)人理解:該報(bào)告可以作為時(shí)鐘周期報(bào)告)。Quartus Ⅱ工具可以詳細(xì)給出每一條路徑的分析結(jié)果,路徑信息按照延時(shí)由大到小的順序排列,因?yàn)檠訒r(shí)最長(zhǎng)的情況通常被認(rèn)定為最壞情況,所以需要關(guān)注延時(shí)長(zhǎng)的情況。
圖一的第一列展示的是延時(shí)的時(shí)間長(zhǎng)度,最長(zhǎng)的關(guān)鍵路徑延時(shí)為8ns(1ns=10-9s),對(duì)該時(shí)間取倒數(shù),可以得出芯片的工作頻率在125MHz左右。
除此之外,圖一還展示了延時(shí)路徑的一些信息,包括源節(jié)點(diǎn)(可以理解為數(shù)據(jù)發(fā)送端)信息、目標(biāo)節(jié)點(diǎn)(可以理解為數(shù)據(jù)接收端)信息等。目標(biāo)節(jié)點(diǎn)從頂層到底層(含個(gè)人理解:門(mén)級(jí)信息,具體到某個(gè)節(jié)點(diǎn)的某個(gè)引腳)的信息均列出,設(shè)計(jì)人員可以通過(guò)以上信息分析出該路徑在設(shè)計(jì)中的實(shí)際位置,方便對(duì)電路設(shè)計(jì)進(jìn)行優(yōu)化。
圖一,圖片來(lái)源:學(xué)堂在線《IC設(shè)計(jì)與方法》
設(shè)計(jì)人員可以通過(guò)圖二的操作列出某一路徑的詳細(xì)信息,圖二的操作可以展示延時(shí)最長(zhǎng)路徑的詳細(xì)信息。
圖二,圖片來(lái)源:學(xué)堂在線《IC設(shè)計(jì)與方法》
經(jīng)過(guò)圖二的操作,Quartus Ⅱ工具會(huì)顯示出圖三界面,圖三列出了延時(shí)最長(zhǎng)路徑的詳細(xì)信息。
圖三左下角是時(shí)序分析的模型圖,設(shè)計(jì)人員可以對(duì)照模型圖在圖三界面中找到C(時(shí)鐘信號(hào)傳遞到源觸發(fā)器的延時(shí))、E(時(shí)鐘信號(hào)傳遞到目標(biāo)觸發(fā)器的延時(shí))、B(從源觸發(fā)器到目標(biāo)觸發(fā)器所經(jīng)過(guò)的組合邏輯電路的延時(shí))、tco(源觸發(fā)器延時(shí))、tsu的信息(目標(biāo)觸發(fā)器延時(shí))。
圖三界面中,一共有七行信息。第二行列出了最長(zhǎng)的B的延時(shí)為7.445ns。第四行列出了最短的E的延時(shí)為3.7ns,第五行列出了最長(zhǎng)的C的延時(shí)為3.7ns,可以發(fā)現(xiàn)C=E,這是因?yàn)樵撔酒娣e較小,所以C和E相等。第六行列出了tco為0.384ns,第七行列出tsu為0.18ns。
根據(jù)時(shí)鐘周期的公式:
time period=tco+B+tsu-(E-C)
可以計(jì)算得出time period(時(shí)鐘周期)等于8.009ns。工作頻率為timeperiod的倒數(shù),其值約為124.86MHz。
圖三,圖片來(lái)源:學(xué)堂在線《IC設(shè)計(jì)與方法》
Quartus Ⅱ工具可以將圖三中更詳細(xì)的信息展示,如圖四上側(cè),列出B路徑的詳細(xì)信息。圖四上側(cè)展示了互連線延時(shí)和單元(個(gè)人理解:一個(gè)門(mén)器件)的延時(shí)、元器件的扇出系數(shù)(扇出系數(shù)越大,延時(shí)越大)、節(jié)點(diǎn)相關(guān)信息。
圖四下側(cè)展示了總結(jié)性的報(bào)告,包括總互連線延時(shí)、總的單元延時(shí)、以及兩種延時(shí)所占的比例。設(shè)計(jì)人員可以通過(guò)兩種延時(shí)的比例判斷延時(shí)過(guò)長(zhǎng)的原因是因?yàn)榛ミB線過(guò)長(zhǎng),還是因?yàn)檫壿嬤^(guò)復(fù)雜。
圖四,圖片來(lái)源:學(xué)堂在線《IC設(shè)計(jì)與方法》
圖五下側(cè)的窗口展示了使用Technology Viewer(Quartus Ⅱ工具中一種運(yùn)用圖形展示分析結(jié)果的方式)展示最長(zhǎng)延時(shí)路徑。如圖五所示,輸入D觸發(fā)器經(jīng)過(guò)十幾個(gè)單元達(dá)到輸出D觸發(fā)器,說(shuō)明最長(zhǎng)延時(shí)路徑延時(shí)過(guò)長(zhǎng)的原因是電路邏輯過(guò)復(fù)雜。
設(shè)計(jì)人員也可以通過(guò)Technology Viewer觀測(cè)某個(gè)元器件所使用的信號(hào)、元器件的類(lèi)型、元器件的延時(shí)。
圖五,圖片來(lái)源:學(xué)堂在線《IC設(shè)計(jì)與方法》
審核編輯:劉清
-
IC設(shè)計(jì)
+關(guān)注
關(guān)注
38文章
1360瀏覽量
105797 -
時(shí)鐘
+關(guān)注
關(guān)注
11文章
1901瀏覽量
133252 -
觸發(fā)器
+關(guān)注
關(guān)注
14文章
2039瀏覽量
62158 -
時(shí)序分析
+關(guān)注
關(guān)注
2文章
127瀏覽量
23825
原文標(biāo)題:芯片設(shè)計(jì)相關(guān)介紹(32)——Quarus Ⅱ工具時(shí)序分析結(jié)果
文章出處:【微信號(hào):行業(yè)學(xué)習(xí)與研究,微信公眾號(hào):行業(yè)學(xué)習(xí)與研究】歡迎添加關(guān)注!文章轉(zhuǎn)載請(qǐng)注明出處。
發(fā)布評(píng)論請(qǐng)先 登錄
FPGA時(shí)序約束之設(shè)置時(shí)鐘組

TDengine 發(fā)布時(shí)序數(shù)據(jù)分析 AI 智能體 TDgpt,核心代碼開(kāi)源

功率分析儀測(cè)量結(jié)果的影響因素

集成電路設(shè)計(jì)中靜態(tài)時(shí)序分析介紹
混合信號(hào)分析儀的原理和應(yīng)用場(chǎng)景
車(chē)載總線監(jiān)控分析及仿真工具 - VBA

TPS65950實(shí)時(shí)時(shí)鐘時(shí)序補(bǔ)償分析

使用Arthas火焰圖工具的Java應(yīng)用性能分析和優(yōu)化經(jīng)驗(yàn)

使用IBIS模型進(jìn)行時(shí)序分析

評(píng)論