隨著數(shù)據(jù)傳輸速率的快速增加，從而使得以前微秒(us)量級(jí)的邊沿或保持時(shí)間減少到納秒(ns)甚至皮秒(ps)。如此高的帶寬需求使得傳統(tǒng)的設(shè)計(jì)解決方案已經(jīng)很難滿足系統(tǒng)正常工作的需求。另外，隨著集成電路的工藝發(fā)展使得集成度越來越高，導(dǎo)致芯片上電流密度急速增加，使信號(hào)完整性的問題更加嚴(yán)重。因此非常有必要從整個(gè)系統(tǒng)設(shè)計(jì)開始就考慮信號(hào)完整性與電源完整性的問題。這就需要在設(shè)計(jì)前后把信號(hào)完整性和電源完整性仿真引入到設(shè)計(jì)流程中。

信號(hào)完整性和電源完整性產(chǎn)品設(shè)計(jì)的各個(gè)階段都需要考慮。是德科技在信號(hào)完整性和電源完整性領(lǐng)域提供了一套整體的解決方案，包括芯片建模、板級(jí)仿真、系統(tǒng)仿真以及產(chǎn)品研發(fā)和生產(chǎn)的測(cè)試，如下圖1所示：

圖1是德科技信號(hào)完整性和電源完整性流程

芯片的建模和系統(tǒng)級(jí)的仿真主要使用SystemVue。在信號(hào)完整性和電源完整性方面，主要應(yīng)用ADS和EMPro。因?yàn)锳DS中有豐富的模型、操作的靈活性以及對(duì)外部的模型也有非常好的兼容性，所以ADS應(yīng)用于信號(hào)完整性和電源完整性前仿真和后仿真中。接下來，給大家介紹下ADS在信號(hào)完整性和電源完整性仿真方面的應(yīng)用。

不管是在信號(hào)完整性中，還是電源完整性中，對(duì)于很多器件，包括芯片的封裝、傳輸線、過孔、連接器、線纜、電容等無源器件都會(huì)應(yīng)用S參數(shù)來表征其特性，對(duì)于一個(gè)完整的通道就需要對(duì)很多個(gè)S參數(shù)進(jìn)行級(jí)聯(lián)，在ADS中可以非常方便的級(jí)聯(lián)各類S參數(shù)，并非常靈活的進(jìn)行S參數(shù)仿真以及數(shù)據(jù)的處理，如下圖2是對(duì)多個(gè)S參數(shù)的級(jí)聯(lián)仿真：（【更新版】如何快速處理S參數(shù)的幾種方法）

圖2 S參數(shù)仿真拓?fù)浣Y(jié)構(gòu)

通過S參數(shù)仿真之后，在數(shù)據(jù)顯示窗口，可以查看結(jié)果曲線，也可以進(jìn)一步處理數(shù)據(jù)，加入規(guī)范模板等等。圖3是仿真完成后處理S參數(shù)仿真結(jié)果：

圖3 S參數(shù)仿真結(jié)果顯示

對(duì)于單一的S參數(shù)，可以在ADS中直接通過S參數(shù)查看器，檢查S參數(shù)的單端和混合模式的結(jié)果，如下圖4所示，在S參數(shù)查看器中，還可以檢查S參數(shù)的無源性、互易性、因果性、ICNICR，還可以計(jì)算阻抗、相位以及Smith圓圖。

圖4S參數(shù)查看器

在高速電路中，阻抗匹配非常重要，阻抗不匹配會(huì)導(dǎo)致信號(hào)的反射、波形非單調(diào)、誤碼率增加等等，所以在進(jìn)行高速電路設(shè)計(jì)之初，工程師都會(huì)考慮使用微帶線、帶狀線還是共面波導(dǎo)結(jié)構(gòu)，并設(shè)計(jì)一些特定的阻抗類型的傳輸線，比如單端50ohm、差分85ohm或者100ohm等等。在ADS中采用CILD（Controlled Impedance Line Designer）可以快速的計(jì)算傳輸線的阻抗，并且可以對(duì)層疊結(jié)構(gòu)、傳輸線參數(shù)、材料參數(shù)等掃描優(yōu)化，獲得目標(biāo)參數(shù)，如下圖5所示，左圖為計(jì)算50ohm的單端傳輸線，右圖為通過優(yōu)化差分對(duì)的線間距，獲得90ohm差分線設(shè)計(jì)參數(shù)。（PCB板加工流程中哪些因素會(huì)影響到傳輸線阻抗）

圖5阻抗計(jì)算

在現(xiàn)代電子產(chǎn)品追求小而精的狀況下，串?dāng)_是每一位工程師必須面對(duì)的問題。如何設(shè)計(jì)可以使串?dāng)_最小且不增加成本，是工程師們的追求。在進(jìn)行PCB設(shè)計(jì)之前，都可以通過ADS進(jìn)行串?dāng)_仿真，以獲得最優(yōu)的設(shè)計(jì)，特別是在設(shè)計(jì)之初，可以對(duì)影響串?dāng)_的每一個(gè)參數(shù)進(jìn)行掃描仿真，選擇最合適的設(shè)計(jì)值，如下圖6所示為對(duì)耦合長(zhǎng)度進(jìn)行掃描仿真的原理圖和仿真結(jié)果：（在電路設(shè)計(jì)中，什么樣的串?dāng)_是可以接受的？？）

圖6串?dāng)_仿真

從上圖的結(jié)果中在500mil～1500mil之間，近端串?dāng)_隨著耦合長(zhǎng)度的增加而增加，在1500mil之后，近端串?dāng)_達(dá)到飽和值。這只是一個(gè)粗略值的仿真，如果需要獲得更精確的結(jié)果，可以進(jìn)一步的減小仿真的范圍。工程師也可以在ADS SIPro中對(duì)完成的PCB進(jìn)行串?dāng)_的仿真，這樣可以更進(jìn)一步的對(duì)設(shè)計(jì)進(jìn)行評(píng)估。

在高速串行信號(hào)鏈路中，基本上都會(huì)涉及到過孔的設(shè)計(jì)。過孔設(shè)計(jì)是高速串行鏈路設(shè)計(jì)的一個(gè)關(guān)鍵點(diǎn)，關(guān)系到高速串行鏈路設(shè)計(jì)的成敗。工程師可以通過ADS Via Designer工具對(duì)過孔進(jìn)行優(yōu)化設(shè)計(jì)，如下圖7所示：（高速PCB過孔仿真的流程）

圖7 Via Designer

通過Via Designer仿真之后，可以查看過孔損耗和阻抗的特性，并輸出S參數(shù)模型以及3D結(jié)構(gòu)模型，這些模型也可以直接應(yīng)用在傳輸鏈路仿真中，如下圖8所示：

圖8過孔模型應(yīng)用在串行通道仿真中

不管是計(jì)算機(jī)系統(tǒng)還是嵌入式系統(tǒng)，目前都大規(guī)模的采用了DDR5/DDR4/DDR3。不論是DDR5還是DDR4或者DDR3，其信號(hào)和電源系統(tǒng)的設(shè)計(jì)都是一個(gè)難點(diǎn)，所以不管是前仿真還是后仿真，都需要進(jìn)行詳細(xì)的仿真。在ADS中，工程師可以通過MemoryDesigner使用兩種方式對(duì)DDR5/4/3總線進(jìn)行仿真，一種是瞬態(tài)仿真，如下圖9所示；一種是DDR Bus總線仿真，如下圖10所示。通過仿真，可以優(yōu)化、確定DDR總線的布線拓?fù)浣Y(jié)構(gòu)、端接電阻以及ODT的選擇等等。

圖9 DDR4--Memory Designer瞬態(tài)仿真

圖10 DDR4--Memory Designer DDR Sim仿真

對(duì)于DDR5的仿真，有一些系統(tǒng)產(chǎn)品設(shè)計(jì)工程師無法獲得模型，這個(gè)也可以在ADS中按照標(biāo)準(zhǔn)或者要求自定義DDR5的單端IBIS-AMI模型，如下圖所示：

圖11 創(chuàng)建DDR5 IBIS-AMI 模型

對(duì)于高速串行總線，通常對(duì)誤碼率有比較嚴(yán)苛的要求，要求誤碼率非常低，這才符合總線規(guī)范的要求，所以在不管是仿真還是測(cè)試，都需要有足夠多的采樣點(diǎn)數(shù)或者特殊的數(shù)學(xué)算法才能滿足分析誤碼率的要求。另外，隨著信號(hào)速率的不斷提高，單純依靠芯片簡(jiǎn)單的驅(qū)動(dòng)能力無法應(yīng)對(duì)信號(hào)在傳遞過程中的衰減，所以在高速串行總線的芯片中就會(huì)增加加重和均衡的算法，對(duì)于仿真而言，也需要有新的分析方法，這就需要使用ADS中的通道仿真（ChannelSim），如下圖12所示為一個(gè)通道仿真的拓?fù)浣Y(jié)構(gòu)，其中包含了發(fā)送端和接收端的芯片模型、傳輸通道上的傳輸線以及連接器以及串?dāng)_通道和串?dāng)_源。芯片的模型采用的是IBIS-AMI模型。

圖12 通道仿真拓?fù)浣Y(jié)構(gòu)

仿真完成之后，在數(shù)據(jù)顯示窗口上查看波形、浴盆曲線、眼圖等結(jié)果。如下圖13所示：

圖13 通道仿真結(jié)果

在ADS中不僅僅可以創(chuàng)建DDR5的IBIS-AMI模型，還可以創(chuàng)建PCIE, USB4和Ethernet的IBIS-AMI模型。如下圖所示：

圖14PCIe和USB4IBIS-AMI模型創(chuàng)建

在信號(hào)完整性前仿真中，工程師不僅僅可以分析既定的一些情況，還可以針對(duì)一些不確定的情況做一些統(tǒng)計(jì)分析、良率的分析，比如，分析傳輸線長(zhǎng)度、線寬、介電常數(shù)、介質(zhì)損耗角等參數(shù)對(duì)通道的插入損耗和回波損耗的影響。圖15為良率分析的拓?fù)浣Y(jié)構(gòu)和分析結(jié)果：

圖15 良率分析

前面介紹了前仿真，主要是針對(duì)原理圖階段的仿真，目的是驗(yàn)證原理圖設(shè)計(jì)以及給PCB設(shè)計(jì)提供約束規(guī)則。那么當(dāng)PCB設(shè)計(jì)完成之后，還需要進(jìn)行后仿真，這時(shí)需要把設(shè)計(jì)好的PCB文件導(dǎo)入到ADS中，然后再通過SIPro和PIPro進(jìn)行信號(hào)完整性和電源完整性的后仿真，仿真完之后，獲得結(jié)果；也可以把仿真的結(jié)果或者提取的模型導(dǎo)出到ADS原理圖頁面，做進(jìn)一步的仿真。具體流程如下圖16所示：（用10分鐘介紹：基于ADS的電源完整性仿真流程）

圖16 后仿真流程

在ADS SIPro中進(jìn)行信號(hào)完整性的后仿真可以獲得S參數(shù)模型，同時(shí)可以查看信號(hào)網(wǎng)絡(luò)的阻抗，并能導(dǎo)出S參數(shù)模型，如下圖17和圖18所示：

圖17 SIPro中PCB仿真圖

提取PCB的S參數(shù)以及分析阻抗如下圖所示：

圖18 SIPro仿真后的S參數(shù)和阻抗曲線

在ADS PIPro中可以進(jìn)行電源完整性的直流壓降仿真（PI DC）、直流電熱聯(lián)合仿真（Electro-Thermal）、熱仿真（Thermal）、交流阻抗仿真（PI AC）和平面諧振仿真（Power Plan Resonance）。如下圖19為直流壓降仿真結(jié)果，圖20為交流阻抗仿真結(jié)果。

圖19 直流壓降仿真結(jié)果

圖20PDN阻抗仿真結(jié)果

在PIPro中還可以對(duì)不滿足PDN阻抗要求的設(shè)計(jì)進(jìn)行去耦電容自動(dòng)優(yōu)化，通過對(duì)不同的電容組合、電容種類進(jìn)行自動(dòng)分析，找到一種最合適的設(shè)計(jì)。也可以把PDN的S參數(shù)提取之后導(dǎo)出到ADS原理圖中，在原理圖中也可以進(jìn)行優(yōu)化仿真分析。

當(dāng)然，也可以在前仿真中對(duì)電源完整性進(jìn)行仿真，這樣可以對(duì)電容的組合進(jìn)行優(yōu)化。在ADS原理圖中建立相應(yīng)的拓?fù)浣Y(jié)構(gòu)，如下圖21所示：

圖21 電容阻抗仿真

隨著電磁環(huán)境越來越復(fù)雜，在ADS中也增了傳導(dǎo)的仿真，在仿真完成PI之后，可以直接把工程復(fù)制成CE（PIPro CEMI）的仿真，如下圖所示：

圖22 ADS CEMI仿真

仿真設(shè)置和結(jié)果如下圖所示：

圖 23ADS 傳導(dǎo)仿真設(shè)置和仿真結(jié)果

在信號(hào)完整性仿真階段，EMPro也是不可或缺的工具，特別是對(duì)于一些比較復(fù)雜的結(jié)構(gòu)，比如具有芯片封裝、連接器、線纜的互連通道，就需要使用EMPro進(jìn)行電磁模型的提取。如下圖22所示EMPro中進(jìn)行芯片封裝的仿真：

圖24芯片封裝仿真

隨著技術(shù)的發(fā)展，信號(hào)完整性和電源完整性設(shè)計(jì)和仿真也變得更加的復(fù)雜，這對(duì)工具的要求也越來越高。比如計(jì)算COM、ERL：

圖25 COM 仿真設(shè)置

COM仿真結(jié)果：

圖26COM仿真結(jié)果

總之，不管是信號(hào)完整性和電源完整性的前仿真還是后仿真，或者，不管是板級(jí)的仿真還是系統(tǒng)的仿真，是德科技都能提供一套非常系統(tǒng)的解決方案（ADS+EMPro+SystemVue）。

審核編輯：湯梓紅