（電子發(fā)燒友網(wǎng)報(bào)道 文/章鷹）2022年，中國(guó)算力建設(shè)達(dá)到了一個(gè)高潮。2月17日，國(guó)家發(fā)改委、中央網(wǎng)信辦、工信部、國(guó)家能源局聯(lián)合印發(fā)文件，統(tǒng)一在京津冀、長(zhǎng)三角、粵港澳大灣區(qū)、成渝、內(nèi)蒙古、貴州、甘肅、寧夏等8地全面啟動(dòng)國(guó)家算力樞紐節(jié)點(diǎn)建設(shè)項(xiàng)目，并規(guī)劃了10個(gè)國(guó)家數(shù)據(jù)中心集群。至此，全國(guó)一體化大數(shù)據(jù)中心體系完成總體布局設(shè)計(jì)，“東數(shù)西算”工程正式全面啟動(dòng)。“東數(shù)西算”戰(zhàn)略的本質(zhì)是要解決算力和存力資源不均衡的問(wèn)題，數(shù)據(jù)中心高效的核心就是算力和數(shù)據(jù)的協(xié)同調(diào)度。

2022年7月30日，英特爾研究院副總裁、英特爾中國(guó)研究院院長(zhǎng)宋繼強(qiáng)博士出席了由中國(guó)計(jì)算機(jī)學(xué)會(huì)主辦的第一屆“中國(guó)計(jì)算機(jī)學(xué)會(huì)芯片大會(huì)”，并發(fā)表了題為“堅(jiān)持半導(dǎo)體底層技術(shù)創(chuàng)新，激發(fā)算力千倍級(jí)提升”的主題演講。

“中國(guó)的數(shù)字化轉(zhuǎn)型進(jìn)程走得很快，有些領(lǐng)域位于世界前列。根據(jù)IDC的報(bào)告，數(shù)字經(jīng)濟(jì)增長(zhǎng)十分依賴底層基礎(chǔ)設(shè)施支持，包括計(jì)算能力、計(jì)算效率，如何把目前行業(yè)的傳統(tǒng)做法通過(guò)數(shù)字化技術(shù)來(lái)更新，以及智能化技術(shù)的應(yīng)用，都會(huì)對(duì)數(shù)字經(jīng)濟(jì)的增長(zhǎng)帶來(lái)量和質(zhì)的變化?！?宋繼強(qiáng)表示，“未來(lái)數(shù)據(jù)形態(tài)多種多樣，從實(shí)時(shí)性和智能處理上都必須跟上應(yīng)用領(lǐng)域的低延時(shí)、高速率需求，傳統(tǒng)的單一計(jì)算架構(gòu)肯定會(huì)碰到性能和功耗的瓶頸。”

如何突破算力的瓶頸？如何讓不同架構(gòu)的處理器在硬件架構(gòu)布局上發(fā)揮最大協(xié)同作用？從終端側(cè)、到邊緣再到服務(wù)器，如何對(duì)不同級(jí)別的硬件進(jìn)行加速？英特爾研究院副總裁、英特爾中國(guó)研究院院長(zhǎng)宋繼強(qiáng)博士帶來(lái)了前沿的觀察和解讀。

異構(gòu)計(jì)算和異構(gòu)集成兩大協(xié)同 突破算力瓶頸有路徑

在半導(dǎo)體的發(fā)展歷程中，摩爾定律起到了關(guān)鍵作用，一直以來(lái)摩爾定律都帶來(lái)了性能的顯著提升，但現(xiàn)在增速在減緩，平均每3年密度才增加1倍，每3.6年能效增長(zhǎng)1倍。

中國(guó)半導(dǎo)體行業(yè)協(xié)會(huì)集成電路設(shè)計(jì)分會(huì)理事長(zhǎng)、清華大學(xué)教授魏少軍曾指出，摩爾定律已經(jīng)走到5納米，很快3納米可能也會(huì)進(jìn)入量產(chǎn)，2納米已經(jīng)開始研發(fā)。相信在未來(lái)的十年當(dāng)中，今天以COMS（基于互補(bǔ)金屬氧化物半導(dǎo)體的技術(shù)）為基礎(chǔ)的摩爾定律大概率就會(huì)走到盡頭?？磕壳暗募夹g(shù)要想延續(xù)摩爾定律難度非常大。因此工業(yè)界一定會(huì)尋找一種新的技術(shù)發(fā)展方向。國(guó)際上，英特爾正在牽頭制訂Chiplet技術(shù)標(biāo)準(zhǔn)。現(xiàn)在的智能芯片，特別人工智能芯片，將大量采用“三維混合鍵合”技術(shù)，把計(jì)算存儲(chǔ)單元鍵和在一起。

宋繼強(qiáng)博士指出，突破算力的第一步，就是通過(guò)不同的方式解決多樣化數(shù)據(jù)的計(jì)算有效性；第二、在算力提升的時(shí)候，需要考慮到綠色計(jì)算，如何以能量?jī)?yōu)化的方式去解決未來(lái)的數(shù)據(jù)處理。提升算力和降低能耗之間的矛盾如何解決？就是通過(guò)異構(gòu)計(jì)算+異構(gòu)集成的方式。

異構(gòu)計(jì)算就是用不同的架構(gòu)處理不同類型的數(shù)據(jù)，真正做到“用好的工具解決好的問(wèn)題”。異構(gòu)集成又可以幫助我們用更好的集成組合方式，把不同工藝下優(yōu)化好的模塊更好地集成到未來(lái)的解決方案當(dāng)中，從而更加高效地處理復(fù)雜計(jì)算。

宋繼強(qiáng)表示，建立完整的異構(gòu)計(jì)算體系需要軟硬件結(jié)合，在硬件上，需要“全面發(fā)展”，有不同的架構(gòu)積累，在軟件上，也需要有一套方便且好用的軟件，只需上層應(yīng)用者指定功能需求，下層就可以隨著異構(gòu)變化。具體到英特爾自身的異構(gòu)計(jì)算布局，表現(xiàn)為“XPU+oneAPI”。

是

這個(gè)架構(gòu)既有非常全面的硬件架構(gòu)布局，覆蓋從終端到邊緣再到服務(wù)器，在CPU、GPU、IPU、FPGA、AI加速器等領(lǐng)域，都有具有代表性的成熟產(chǎn)品，又有oneAPI這一開放統(tǒng)一的跨架構(gòu)編程模型，讓現(xiàn)有的和未來(lái)將出現(xiàn)的新硬件都能很好地發(fā)揮能力。oneAPI也在全球積極開展各項(xiàng)合作，去年還和中科院計(jì)算所聯(lián)合建立了中國(guó)首個(gè)oneAPI卓越中心。

實(shí)現(xiàn)異構(gòu)集成 英特爾兩大技術(shù)支持

實(shí)現(xiàn)異構(gòu)計(jì)算通常需要將不同制程節(jié)點(diǎn)的芯片封裝在同一個(gè)大封裝里，這時(shí)就需要應(yīng)用異構(gòu)集成，也就是先進(jìn)封裝技術(shù)，來(lái)滿足尺寸、成本、帶寬等方面的要求。

宋繼強(qiáng)分析說(shuō)，實(shí)現(xiàn)異構(gòu)集成，英特爾目前有兩項(xiàng)關(guān)鍵技術(shù)EMIB和Foveros。EMIB（嵌入式多芯片互連橋接）2.5D封裝技術(shù)。在這個(gè)技術(shù)框架下，英特爾可以把在平面上集成起來(lái)的芯片做很好的連接，可以把它們之間的凸點(diǎn)間距有效降低到50微米以下，未來(lái)有可能繼續(xù)降低到45微米、30多微米這個(gè)層面。二、3D封裝的發(fā)展。Foveros是英特爾提供的一項(xiàng)業(yè)界領(lǐng)先的技術(shù)，可以幫助我們把不同計(jì)算的芯粒在垂直層面上進(jìn)行封裝。通過(guò)更高級(jí)的封裝層面的微縮技術(shù)，我們已經(jīng)可以把封裝凸點(diǎn)的間距降到36微米，未來(lái)還可以繼續(xù)降到20微米和10微米以下。封裝層級(jí)的連線密度就已經(jīng)非常高了，并且速度也可以逐步接近在芯片里面連線的速率。

宋繼強(qiáng)博士進(jìn)一步補(bǔ)充說(shuō)，為了推進(jìn)摩爾定律，英特爾率先使用了下一代基于高數(shù)值孔徑的極紫外光刻機(jī)（EUV），可以進(jìn)一步降低制程工藝的復(fù)雜度和提升芯片良率。他強(qiáng)調(diào)說(shuō)，在Intel 20A節(jié)點(diǎn)的時(shí)候，會(huì)開始產(chǎn)品化地使用RibbonFET這一新的晶體管結(jié)構(gòu)。在晶體管供電方面，英特爾會(huì)在Intel 20A通過(guò)PowerVia技術(shù)實(shí)現(xiàn)底部給所有上層的功能邏輯部件供電，把供電層和邏輯層完全分開，可以更有效地使用金屬層，對(duì)繞線和能量消耗的減少而言都有很大的提高。

據(jù)悉，英特爾迄今為止最復(fù)雜的高性能計(jì)算SoC Ponte Vecchio就運(yùn)用了英特爾在異構(gòu)計(jì)算和異構(gòu)集成上的新技術(shù)，集成了來(lái)自5個(gè)不同制程節(jié)點(diǎn)的47種不同晶片，而下一代旗艦級(jí)數(shù)據(jù)中心GPU代號(hào)Rialto Bridge將進(jìn)一步大幅提高計(jì)算密度、性能和效率，同時(shí)通過(guò)oneAPI提供軟件一致性。

堅(jiān)持摩爾定律，英特爾制程工藝路線圖推進(jìn)一覽

宋繼強(qiáng)表示，英特爾的制程工藝革新主要包括以下三大技術(shù)：在工具上，英特爾將自Intel 4開始使用下一代基于高數(shù)值孔徑的極紫外光刻機(jī)（EUV）技術(shù)，降低整個(gè)制程工藝的復(fù)雜度，提高良率；在晶體管結(jié)構(gòu)上，Intel 20A將使用全新的RibbonFET結(jié)構(gòu)，進(jìn)一步降低平面上晶體管所占面積，同時(shí)可以有更快的驅(qū)動(dòng)速度，也增加驅(qū)動(dòng)電流的強(qiáng)度；在供電層面，Intel 20A同樣將啟用全新的PowerVia技術(shù)，實(shí)現(xiàn)底部給所有上層功能邏輯部件供電，把供電層和邏輯層完全分開，從而可以更有效地使用金屬層，大幅減少繞線和能量消耗。

在路線圖方面，英特爾計(jì)劃在四年內(nèi)推進(jìn)五個(gè)制程節(jié)點(diǎn)：Intel 7已經(jīng)開始批量出貨；Intel 4將于今年下半年投產(chǎn)，采用EUV技術(shù)，將晶體管的每瓦性能將提高約20%；Intel 3將于2023年下半年投產(chǎn)，在生產(chǎn)過(guò)程當(dāng)中會(huì)更大量地使用EUV，在每瓦性能上實(shí)現(xiàn)約18%的提升；Intel 20A預(yù)計(jì)將于2024年上半年投產(chǎn)，通過(guò)RibbonFET和PowerVia這兩項(xiàng)技術(shù)在每瓦性能上實(shí)現(xiàn)約15%的提升；最后，Intel 18A預(yù)計(jì)將于2024年下半年投產(chǎn)，在每瓦性能上將實(shí)現(xiàn)約10%的提升。宋繼強(qiáng)表示，目前英特爾在Intel 18A和Intel 20A上都取得了不錯(cuò)的進(jìn)展。

當(dāng)芯片制造的工藝節(jié)點(diǎn)從3納米再向下發(fā)展時(shí)，現(xiàn)在的FinFET技術(shù)股溝用，環(huán)繞式柵極晶體管（GAAFET）隆重登場(chǎng)。英特爾一直在推進(jìn)CMOS晶體管3D堆疊層面的研究，它會(huì)直接貢獻(xiàn)到GAA的RibbonFET產(chǎn)品技術(shù)當(dāng)中，通過(guò)堆疊CMOS晶體管能夠?qū)崿F(xiàn)30%到50%的微縮。在晶體管層面上繼續(xù)做微縮，這一點(diǎn)非常重要。在做到Intel 20A、Intel 18A之后，如何選擇新的材料做它的接觸層、構(gòu)造一些溝道，這也很重要，可以進(jìn)一步提升晶體管的效能。

面向未來(lái)十年，三大前沿計(jì)算布局

宋繼強(qiáng)博士介紹說(shuō)，英特爾確立了未來(lái)十年布局的前沿計(jì)算布局，包括組件研究、神經(jīng)擬態(tài)計(jì)算和集成光電。英特爾在這三大領(lǐng)域都有了一些關(guān)鍵進(jìn)展。組件研究是英特爾整個(gè)生產(chǎn)、制造、研發(fā)部門的一項(xiàng)重要工作，在整個(gè)半導(dǎo)體研發(fā)學(xué)術(shù)圈也非?；钴S。

在組件研究領(lǐng)域，英特爾圍繞微縮技術(shù)、新材料和量子器件三方面展開。首先，英特爾提供提供更多的核心微縮技術(shù)，涵蓋混合鍵合（hybrid bonding）技術(shù)、CMOS晶體管3D堆疊技術(shù)和對(duì)晶體管新材料的探索；其次，通過(guò)疊加新的晶體管材料和結(jié)構(gòu)，給硅晶體管注入新的功能，包括增強(qiáng)模式的高K氮化鎵晶體管和硅FinFET晶體管的組合技術(shù)，以及反鐵電體材料的嵌入式內(nèi)存；還有，利用全新的量子效應(yīng)做一些器件，包括應(yīng)用在邏輯計(jì)算的磁電自旋電子器件，磁疇壁電子器件和300毫米量子比特制程工藝流程。

現(xiàn)在英特爾基于硅的生產(chǎn)工藝非常兼容的技術(shù)構(gòu)造量子比特，這種量子比特都是通過(guò)量子阱技術(shù)構(gòu)造里面硅的電子自旋，通過(guò)控制自旋的方向，成為量子比特，能夠組合起來(lái)做大規(guī)模的量子計(jì)算。

宋繼強(qiáng)指出，未來(lái)神經(jīng)擬態(tài)計(jì)算是非常重要的一個(gè)方向，神經(jīng)擬態(tài)計(jì)算的好處是它可以在算法層級(jí)和硬件結(jié)構(gòu)設(shè)計(jì)層級(jí)上完全突破現(xiàn)在這種靠堆乘加器的方式來(lái)提供算力的模式，而是模擬人類神經(jīng)元的形式去構(gòu)造其中底層的計(jì)算單元，且大部分是存算一體化。英特爾的Loihi就是這個(gè)方向上代表性的實(shí)驗(yàn)芯片，現(xiàn)在已經(jīng)發(fā)展到了Loihi 2。Loihi 2是在Intel 4制程工藝上生產(chǎn)出來(lái)的，速度比上一代提升了10倍，單個(gè)芯片里的神經(jīng)元數(shù)量也提升了8倍。

以前英特爾將768塊Loihi神經(jīng)擬態(tài)研究芯片集成在5臺(tái)標(biāo)準(zhǔn)服務(wù)器大小的機(jī)箱中，集成為一個(gè)數(shù)據(jù)中心機(jī)架式系統(tǒng)---Pohoiki Springs，有一億的神經(jīng)元。而現(xiàn)在Loihi 2有了8倍神經(jīng)元數(shù)量的提升，且面積縮小了一半，所以我們可以看到三年來(lái)整個(gè)設(shè)計(jì)加上工藝已經(jīng)達(dá)到了16倍的容量和計(jì)算比的提升。

關(guān)于這種神經(jīng)擬態(tài)芯片商業(yè)化的挑戰(zhàn)，宋繼強(qiáng)認(rèn)為主要有兩點(diǎn)：一、芯片到底怎么去生產(chǎn)或者設(shè)計(jì)。英特爾的Loihi完全是基于標(biāo)準(zhǔn)庫(kù)，基于數(shù)字電路設(shè)計(jì)，這些都是很容易做產(chǎn)品化的，所以英特爾神經(jīng)擬態(tài)計(jì)算在硬件的產(chǎn)品化方面沒(méi)有太大的障礙；二、Loihi 2真正鋪開變成一個(gè)流行產(chǎn)品的障礙是在軟件，因?yàn)樗且粋€(gè)全新的架構(gòu)，還沒(méi)有太多人學(xué)會(huì)好好地用?，F(xiàn)在社區(qū)當(dāng)中有不少開發(fā)者可以在底層去構(gòu)造自己的脈沖神經(jīng)網(wǎng)絡(luò)算法，并且通過(guò)底層的庫(kù)存把軟件“燒”進(jìn)硬件做試驗(yàn)，而這顯然不是規(guī)?；姆桨?。

本文由電子發(fā)燒友原創(chuàng)，轉(zhuǎn)載請(qǐng)注明以上來(lái)源。微信號(hào)zy1052625525。需入群交流，請(qǐng)?zhí)砑游⑿舉lecfans999，投稿爆料采訪需求，請(qǐng)發(fā)郵箱huangjingjing@elecfans.com。