99精品伊人亚洲|最近国产中文炮友|九草在线视频支援|AV网站大全最新|美女黄片免费观看|国产精品资源视频|精彩无码视频一区|91大神在线后入|伊人终合在线播放|久草综合久久中文

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評(píng)論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會(huì)員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

如何判斷路徑的timing exception約束

吳湛 ? 來(lái)源:哎呀2015 ? 作者:哎呀2015 ? 2022-08-02 08:03 ? 次閱讀
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

隨著設(shè)計(jì)復(fù)雜度和調(diào)用IP豐富度的增加,在調(diào)試時(shí)序約束的過(guò)程中,用戶常常會(huì)對(duì)除了自己設(shè)定的約束外所涉及的繁雜的時(shí)序約束感到困惑而無(wú)從下手。舉個(gè)例子,我的XDC里面并沒(méi)有指定set_false_path,為什么有些路徑在分析時(shí)忽略了?我怎么去定位這些約束是哪里設(shè)定的?

事實(shí)上,Vivado集成設(shè)計(jì)環(huán)境提供了很多輔助工具來(lái)協(xié)助用戶完成時(shí)序約束的分析。

本文結(jié)合一個(gè)具體案例,闡述了如何追溯同一時(shí)鐘域內(nèi)partial false path的來(lái)源,希望為開(kāi)發(fā)者的設(shè)計(jì)調(diào)試提供一些技巧和竅門。

首先來(lái)看問(wèn)題。

在此設(shè)計(jì)中,當(dāng)用report clock interaction查看時(shí)鐘關(guān)系時(shí),注意到不少單時(shí)鐘域被標(biāo)注成了partial false path。對(duì)于一個(gè)約束文件眾多,約束較為復(fù)雜的設(shè)計(jì),如何進(jìn)一步推斷partial false path有哪些路徑,是被哪些約束覆蓋了呢?

以其中的一個(gè)時(shí)鐘域GTYE4_CHANNEL_RXOUTCLK_7為例:

Step1:關(guān)閉merging timing exceptions

運(yùn)行Tcl命令讓時(shí)序工具不要合并時(shí)序異常約束。

config_timing_analysis -merge_exceptions false

要注意的是,這種模式會(huì)導(dǎo)致更長(zhǎng)的運(yùn)行時(shí)間和更大的內(nèi)存占用,因此不推薦默認(rèn)情況下將時(shí)序工具保持在此模式下。

調(diào)試完成后,要恢復(fù)到默認(rèn)模式,請(qǐng)將-merge_exceptions 的值設(shè)置為 True。

你可以用report_config_timing來(lái)報(bào)告exception merge的情況。

Step2:產(chǎn)生詳細(xì)的時(shí)序路徑報(bào)告

如果你只是要快速瀏覽路徑的起始元件,可運(yùn)行以下Tcl命令:

join [get_timing_paths -max_paths 100 -user_ignored -from [get_clocks GTYE4_CHANNEL_RXOUTCLK_7] -to [get_clocks GTYE4_CHANNEL_RXOUTCLK_7]] \n

返回會(huì)分行顯示partial false path的startpoint和endpoint。

{gen_die_comm_top[1].leda_die_comm_top_int/gen_cmac[3].u_hard_caui4_top_wrapper_inst/u_cmac_usplus_0/inst/i_cmac_usplus_0_cmac_cdc_sync_gt_txresetdone_int3/s_out_d4_reg/C --》 gen_die_comm_top[1].leda_die_comm_top_int/gen_cmac[3].u_hard_caui4_top_wrapper_inst/u_cmac_usplus_0/inst/i_cmac_usplus_0_top/obsibdaaf4ker2wujpra0sjb/RX_SERDES_RESET[0]}

{gen_die_comm_top[1].leda_die_comm_top_int/gen_cmac[3].u_hard_caui4_top_wrapper_inst/u_cmac_usplus_0/inst/i_cmac_usplus_0_cmac_cdc_sync_gt_txresetdone_int3/s_out_d4_reg/C --》 gen_die_comm_top[1].leda_die_comm_top_int/gen_cmac[3].u_hard_caui4_top_wrapper_inst/u_cmac_usplus_0/inst/i_cmac_usplus_0_top/obsibdaaf4ker2wujpra0sjb/RX_SERDES_RESET[3]}

{gen_die_comm_top[1].leda_die_comm_top_int/gen_cmac[3].u_hard_caui4_top_wrapper_inst/u_cmac_usplus_0/inst/i_cmac_usplus_0_cmac_cdc_sync_gt_txresetdone_int3/s_out_d4_reg/C --》 gen_die_comm_top[1].leda_die_comm_top_int/gen_cmac[3].u_hard_caui4_top_wrapper_inst/u_cmac_usplus_0/inst/i_cmac_usplus_0_top/obsibdaaf4ker2wujpra0sjb/RX_SERDES_RESET[2]}

{gen_die_comm_top[1].leda_die_comm_top_int/gen_cmac[3].u_hard_caui4_top_wrapper_inst/u_cmac_usplus_0/inst/i_cmac_usplus_0_cmac_cdc_sync_gt_txresetdone_int3/s_out_d4_reg/C --》 gen_die_comm_top[1].leda_die_comm_top_int/gen_cmac[3].u_hard_caui4_top_wrapper_inst/u_cmac_usplus_0/inst/i_cmac_usplus_0_top/obsibdaaf4ker2wujpra0sjb/RX_SERDES_RESET[1]}

為了得到我們所需的更詳細(xì)信息,可在Clock Interaction Report表格中,選中GTYE4_CHANNEL_RXOUTCLK_7這個(gè)時(shí)鐘域,右鍵菜單選擇Report Timing,

并且在設(shè)置對(duì)話框的Advanced標(biāo)簽卡中勾選Report user ignored paths選項(xiàng)。

對(duì)應(yīng)的Tcl命令為:

report_timing -from [get_clocks GTYE4_CHANNEL_RXOUTCLK_7] -to [get_clocks GTYE4_CHANNEL_RXOUTCLK_7] -delay_type min_max -max_paths 10 -sort_by group -input_pins -routable_nets -user_ignored -name timing_3

當(dāng)然,你可以根據(jù)需要增大max_paths的數(shù)目,以便更完整地包含所有路徑。

運(yùn)行結(jié)果如下圖,可以看到,除了常規(guī)的時(shí)序路徑信息,Exception一列還額外羅列了約束ID。

Step3:查找約束ID

這個(gè)ID反映的是Constraint position,我們可以打開(kāi)Timing Constraints窗口,非常直觀方便地定位這個(gè)ID所對(duì)應(yīng)的約束語(yǔ)句。

Timing Constraints窗口僅對(duì)Synthesized Design或Implemented Design適用。你可以通過(guò)以下三種方式之一找到其入口(截圖匹配Vivado 2020.2版本):

Open Synthesized/Implemented Design,選擇菜單Windows 》 Timing Constraints

Open Synthesized Design,選擇Flow Navigator里Synthesized Design部分的Edit Timing Constraints

Open Implemented Design,選擇Flow Navigator里Implemented Design部分的Edit Timing Constraints

打開(kāi)后,在All Constraints子窗口下拉找到Position一列為643的約束語(yǔ)句,如圖所示:

選中此行約束,可以看到右上可視化表格的同條約束也自動(dòng)被選中,向右拉到Source File一列可以看到約束所在的XDC文件,或者在All Constraints窗口上翻到此約束所在的層次,同樣會(huì)列出XDC文件的具體信息。

如果你偏好Tcl模式,也可以用write_xdc導(dǎo)出帶有ID的所有時(shí)序約束。

write_xdc -type timing -write_id timing.xdc

不過(guò)-write_id選項(xiàng)僅在2020.2及之后版本才支持。

至此,我們已經(jīng)定位了partial false path的路徑細(xì)節(jié)及約束來(lái)源。

如前所述,調(diào)試完約束后,請(qǐng)將-merge_exceptions設(shè)回默認(rèn)值true,以免對(duì)運(yùn)行時(shí)間及內(nèi)存產(chǎn)生負(fù)面影響。

文中的方式可以應(yīng)用到所有諸如此類“哪些約束覆蓋了此路徑“的疑問(wèn)解答上,希望對(duì)各位開(kāi)發(fā)者的時(shí)序調(diào)試有所幫助。

審核編輯:郭婷

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場(chǎng)。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問(wèn)題,請(qǐng)聯(lián)系本站處理。 舉報(bào)投訴
  • IP
    IP
    +關(guān)注

    關(guān)注

    5

    文章

    1804

    瀏覽量

    152543
  • 內(nèi)存
    +關(guān)注

    關(guān)注

    8

    文章

    3122

    瀏覽量

    75249
收藏 人收藏
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

    評(píng)論

    相關(guān)推薦
    熱點(diǎn)推薦

    地平線的L3判斷與實(shí)踐路徑

    在智能駕駛演進(jìn)過(guò)程中,L3/L4/L5等“高級(jí)別自動(dòng)駕駛”的持續(xù)探索成為行業(yè)焦點(diǎn),圍繞其實(shí)現(xiàn)路徑、驗(yàn)證方式與工程落地的討論也在持續(xù)深化。
    的頭像 發(fā)表于 06-27 09:39 ?732次閱讀

    PCB Layout 約束管理,助力優(yōu)化設(shè)計(jì)

    本文重點(diǎn)PCBlayout約束管理在設(shè)計(jì)中的重要性Layout約束有助避免一些設(shè)計(jì)問(wèn)題設(shè)計(jì)中可以使用的不同約束在PCB設(shè)計(jì)規(guī)則和約束管理方面,許多設(shè)計(jì)師試圖采用“一刀切”的方法,認(rèn)為同
    的頭像 發(fā)表于 05-16 13:02 ?368次閱讀
    PCB Layout <b class='flag-5'>約束</b>管理,助力優(yōu)化設(shè)計(jì)

    FPGA時(shí)序約束之設(shè)置時(shí)鐘組

    Vivado中時(shí)序分析工具默認(rèn)會(huì)分析設(shè)計(jì)中所有時(shí)鐘相關(guān)的時(shí)序路徑,除非時(shí)序約束中設(shè)置了時(shí)鐘組或false路徑。使用set_clock_groups命令可以使時(shí)序分析工具不分析時(shí)鐘組中時(shí)鐘的時(shí)序
    的頭像 發(fā)表于 04-23 09:50 ?455次閱讀
    FPGA時(shí)序<b class='flag-5'>約束</b>之設(shè)置時(shí)鐘組

    一文詳解Vivado時(shí)序約束

    Vivado的時(shí)序約束是保存在xdc文件中,添加或創(chuàng)建設(shè)計(jì)的工程源文件后,需要?jiǎng)?chuàng)建xdc文件設(shè)置時(shí)序約束。時(shí)序約束文件可以直接創(chuàng)建或添加已存在的約束文件,創(chuàng)建
    的頭像 發(fā)表于 03-24 09:44 ?3509次閱讀
    一文詳解Vivado時(shí)序<b class='flag-5'>約束</b>

    真空斷路器的工作原理 真空斷路器和空氣斷路器的區(qū)別

    一、真空斷路器的工作原理 真空斷路器是一種利用真空作為滅弧介質(zhì)的斷路器,其工作原理主要基于真空環(huán)境中電流流過(guò)零點(diǎn)時(shí)等離子體的迅速擴(kuò)散來(lái)熄滅電弧,從而完成切斷電流的任務(wù)。以下是真空斷路
    的頭像 發(fā)表于 01-31 10:59 ?2366次閱讀

    漏電繼電器多長(zhǎng)時(shí)間檢查一次,漏電斷路器壞了怎么判斷

    在電氣系統(tǒng)中,漏電繼電器與漏電斷路器作為關(guān)鍵的安全裝置,承擔(dān)著監(jiān)測(cè)電路中的漏電情況并在檢測(cè)到異常時(shí)及時(shí)切斷電源的重要職責(zé),以防止電擊事故和火災(zāi)等安全隱患。為了確保這些設(shè)備的正常運(yùn)行和電氣系統(tǒng)的整體安全,定期的檢查與維護(hù)是必不可少的。本文將深入探討漏電繼電器的檢查周期以及漏電斷路
    的頭像 發(fā)表于 01-29 16:34 ?1124次閱讀

    真空斷路器與其他類型斷路器的性能對(duì)比

    在電力系統(tǒng)中,斷路器是實(shí)現(xiàn)電路控制和保護(hù)的關(guān)鍵設(shè)備。隨著技術(shù)的發(fā)展,斷路器的種類也越來(lái)越多,包括真空斷路器、空氣斷路器、油斷路器和SF6
    的頭像 發(fā)表于 01-17 09:39 ?914次閱讀

    斷路器選型的實(shí)用技巧

    在電力系統(tǒng)和工業(yè)自動(dòng)化領(lǐng)域,斷路器扮演著至關(guān)重要的角色。它們不僅保護(hù)電路免受短路和過(guò)載的損害,還確保了人員和設(shè)備的安全。然而,選擇合適的斷路器并非易事,需要考慮多種因素。 1. 了解基本參數(shù) 在選型
    的頭像 發(fā)表于 01-03 09:37 ?1367次閱讀

    工業(yè)斷路器與家用斷路器的區(qū)別

    斷路器是電氣系統(tǒng)中用于保護(hù)電路免受過(guò)載和短路損害的重要元件。它們能夠在檢測(cè)到異常電流時(shí)自動(dòng)切斷電路,從而保護(hù)電氣設(shè)備和人員安全。根據(jù)應(yīng)用場(chǎng)景的不同,斷路器可以分為工業(yè)斷路器和家用斷路
    的頭像 發(fā)表于 01-03 09:34 ?1453次閱讀

    斷路器的檢測(cè)方法

    斷路器的檢測(cè)方法多種多樣,以下是一些常見(jiàn)的檢測(cè)方法: 一、直觀檢查 直觀檢查是斷路器檢測(cè)的基礎(chǔ)步驟,主要通過(guò)觀察斷路器的外觀來(lái)判斷其是否存在明顯的物理?yè)p壞或異常。檢查內(nèi)容包括: ·
    發(fā)表于 12-27 10:29

    如何判斷串聯(lián)電路的故障 串聯(lián)設(shè)備的使用注意事項(xiàng)

    如何判斷串聯(lián)電路的故障 判斷串聯(lián)電路的故障,主要依賴于電流表和電壓表的讀數(shù),以及電路中各個(gè)元件的工作狀態(tài)。以下是一些常見(jiàn)的串聯(lián)電路故障判斷方法: 電流表的使用 : 斷路故障 :如果電流
    的頭像 發(fā)表于 12-02 17:28 ?1813次閱讀

    時(shí)序約束一主時(shí)鐘與生成時(shí)鐘

    的輸出,對(duì)于Ultrascale和Ultrascale+系列的器件,定時(shí)器會(huì)自動(dòng)地接入到GT的輸出。 1.2 約束設(shè)置格式 主時(shí)鐘約束使用命令create_clock進(jìn)行創(chuàng)建,進(jìn)入Timing
    的頭像 發(fā)表于 11-29 11:03 ?1388次閱讀
    時(shí)序<b class='flag-5'>約束</b>一主時(shí)鐘與生成時(shí)鐘

    常用時(shí)序約束使用說(shuō)明-v1

    state到cnt的路徑打印10條路徑,以第一條為例report_timing -from key2_detect_inst/state* -file timing_test.txt
    的頭像 發(fā)表于 11-01 11:06 ?572次閱讀

    電路的兩類約束指的是哪兩類

    電路的兩類約束通常指的是電氣約束和物理約束。這兩類約束在電路設(shè)計(jì)和分析中起著至關(guān)重要的作用。 一、電氣約束 電氣
    的頭像 發(fā)表于 08-25 09:34 ?2027次閱讀

    請(qǐng)問(wèn)PGA280輸入開(kāi)關(guān)網(wǎng)絡(luò)如何檢測(cè)輸入線路的開(kāi)路或斷路?

    如圖所示 ,PGA前端是我被測(cè)量的信號(hào),看PGA280的手冊(cè)說(shuō)可以檢測(cè)輸入信號(hào)的斷路和開(kāi)路,意思是分別可以檢測(cè)輸入兩條線有一條線斷開(kāi),以及檢測(cè)輸入兩條線都斷開(kāi)這兩種情況,現(xiàn)在不知道這個(gè)開(kāi)關(guān)網(wǎng)絡(luò)
    發(fā)表于 08-14 08:13