過去十年,AI算法和芯片架構(gòu)的不斷創(chuàng)新,以及AI市場應(yīng)用規(guī)模范圍的不斷擴(kuò)大,兩者互相促進(jìn),給算法、架構(gòu)、軟硬件集成、芯片設(shè)計(jì)都帶來了令人激動(dòng)的新機(jī)遇。據(jù)麥肯錫研究報(bào)告預(yù)測,到2025年全球AI芯片市場預(yù)計(jì)將達(dá)到100億美元的規(guī)模。同時(shí),算法和架構(gòu)創(chuàng)新也給EDA流程中的芯片設(shè)計(jì)和驗(yàn)證帶來了新的挑戰(zhàn),需要新一代的EDA流程和工具的支持。
AI芯片設(shè)計(jì)與驗(yàn)證挑戰(zhàn)
燧原科技資深架構(gòu)師鮑敏祺表示:
“AI芯片往往具備超大的設(shè)計(jì)規(guī)模,同時(shí),AI算法和應(yīng)用的迭代周期短,因此在計(jì)算子系統(tǒng)、調(diào)度控制子系統(tǒng)、存儲子系統(tǒng)、高速通信子系統(tǒng)等多個(gè)領(lǐng)域,都提出了更高的設(shè)計(jì)要求。面對復(fù)雜的設(shè)計(jì)需求,AI芯片在驗(yàn)證策略選擇上,也往往需要引入多種驗(yàn)證手段,提前通過仿真、形式化驗(yàn)證、FPGA原型驗(yàn)證等一系列驗(yàn)證手段發(fā)現(xiàn)問題,確保芯片在功能、功耗、調(diào)度性能等方面達(dá)到設(shè)計(jì)期望?!?/p>
AI芯片設(shè)計(jì)結(jié)構(gòu)復(fù)雜,不同子系統(tǒng)往往具備差異化的驗(yàn)證重點(diǎn),也就需要不同的驗(yàn)證工具組合,實(shí)現(xiàn)驗(yàn)證效果的最大化。然而業(yè)內(nèi)人士普遍認(rèn)為,當(dāng)前驗(yàn)證環(huán)節(jié)點(diǎn)工具各自為政帶來的高門檻和低效率,特別是“工具缺乏兼容性、數(shù)據(jù)碎片化、工具缺乏創(chuàng)新”等痛點(diǎn),已成為目前芯片設(shè)計(jì)追求更快、更強(qiáng)、更簡單的三大阻礙。有數(shù)據(jù)顯示,每種工具在驗(yàn)證中的激勵(lì)移植、重復(fù)編譯、碎片化調(diào)試所浪費(fèi)的時(shí)間通常占到總體驗(yàn)證時(shí)間的30%以上。
AI芯片高效驗(yàn)證之道
芯華章科技驗(yàn)證工程副總裁朱洪辰表示:
“面對這些挑戰(zhàn),去年芯華章正式推出了從底層框架全新構(gòu)建的智V驗(yàn)證平臺,具備‘協(xié)同、易用、高效’三大優(yōu)勢,能讓工具帶來1+1》2的驗(yàn)證效益,有效地解決產(chǎn)業(yè)正面臨的兼容性挑戰(zhàn),以及數(shù)據(jù)碎片化導(dǎo)致的驗(yàn)證效率挑戰(zhàn)?!?/p>
基于智V驗(yàn)證平臺,芯華章目前已經(jīng)推出了多款數(shù)字驗(yàn)證工具,涵蓋FPGA原型驗(yàn)證、邏輯仿真、形式驗(yàn)證、智能場景驗(yàn)證、系統(tǒng)調(diào)試等領(lǐng)域。
芯華章科技驗(yàn)證工程總監(jiān)高世超介紹:
“為了提高AI芯片驗(yàn)證效率,芯華章提供了融合高效的AI芯片驗(yàn)證調(diào)試解決方案。我們的形式化驗(yàn)證工具GalaxFV可與仿真技術(shù)結(jié)合,加速AI驗(yàn)證覆蓋率收斂;智能場景驗(yàn)證工具GalaxPSS,能夠利用場景建模自動(dòng)生成跨平臺、可復(fù)用、智能化自回歸的測試激勵(lì);數(shù)字驗(yàn)證調(diào)試系統(tǒng)Fusion Debug則貫穿所有工具,提供了跨平臺的高效調(diào)試解決方案?!?/p>
芯華章科技驗(yàn)證工程總監(jiān)劉勤一表示:
“FPGA原型驗(yàn)證對于提升超大規(guī)模的AI芯片設(shè)計(jì)效率,具備得天獨(dú)厚的技術(shù)解決優(yōu)勢。基于FPGA硬件和擁有自主知識產(chǎn)權(quán)的全流程軟件,芯華章自主研發(fā)的高性能FPGA原型驗(yàn)證系統(tǒng)樺捷(HuaPro-P1),可以幫助SoC/ASIC芯片客戶實(shí)現(xiàn)設(shè)計(jì)原型的自動(dòng)綜合、分割、優(yōu)化、布線和調(diào)試,從而有效減少用戶人工投入,提升系統(tǒng)驗(yàn)證與軟件開發(fā)效率,縮短芯片設(shè)計(jì)周期?!?/p>
原文標(biāo)題:對話燧原科技 | 芯華章帶來AI芯片高效驗(yàn)證之道
文章出處:【微信公眾號:芯華章科技】歡迎添加關(guān)注!文章轉(zhuǎn)載請注明出處。
-
FPGA
+關(guān)注
關(guān)注
1645文章
22040瀏覽量
618171 -
AI
+關(guān)注
關(guān)注
88文章
35093瀏覽量
279467 -
驗(yàn)證系統(tǒng)
+關(guān)注
關(guān)注
0文章
27瀏覽量
10281 -
芯華章
+關(guān)注
關(guān)注
0文章
181瀏覽量
11645
原文標(biāo)題:對話燧原科技 | 芯華章帶來AI芯片高效驗(yàn)證之道
文章出處:【微信號:X-EPIC,微信公眾號:芯華章科技】歡迎添加關(guān)注!文章轉(zhuǎn)載請注明出處。
發(fā)布評論請先 登錄
西門子桌面級原型驗(yàn)證系統(tǒng)Veloce proFPGA介紹
超大規(guī)模芯片驗(yàn)證:基于AMD VP1902的S8-100原型驗(yàn)證系統(tǒng)實(shí)測性能翻倍

新思科技推出全新HAPS-200原型驗(yàn)證系統(tǒng)和ZeBu仿真系統(tǒng)

AMD技術(shù)賦能西門子FPGA原型設(shè)計(jì)解決方案
新思科技推出基于AMD芯片的新一代原型驗(yàn)證系統(tǒng)
思爾芯第八代原型驗(yàn)證系統(tǒng)獲國內(nèi)外頭部廠商青睞
芯華章發(fā)布FPGA驗(yàn)證系統(tǒng)新品HuaProP3
芯華章發(fā)布新一代FPGA原型驗(yàn)證系統(tǒng)HuaPro P3
芯華章推出新一代高性能FPGA原型驗(yàn)證系統(tǒng)

國產(chǎn)EDA公司芯華章科技推出新一代高性能FPGA原型驗(yàn)證系統(tǒng)

為何PCB原型設(shè)計(jì)至關(guān)重要
解鎖SoC “調(diào)試”挑戰(zhàn),開啟高效原型驗(yàn)證之路

快速部署原型驗(yàn)證:從子卡到調(diào)試的全方位優(yōu)化

評論