中國上海—2022年7月7日——一站式定制芯片及IP供應商——燦芯半導體日前宣布推出用于高速DDR物理層中的Zero-Latency （零延遲）和True-Adaptive（真自適應）兩項技術(shù)。這兩項技術(shù)已經(jīng)開始在12/14 FinFET, 22/28nm的DDR4/LPDDR4,4x高性能物理層IP上進行部署，將為客戶帶來更高效、更穩(wěn)定的全新體驗。

Zero-Latency （零延遲） 技術(shù)在讀數(shù)據(jù)通路上，采用了兩種可選的、獨特的采樣方式進行數(shù)據(jù)轉(zhuǎn)換，而不像其他DDR物理層供貨商采用FIFO進行跨時鐘域轉(zhuǎn)換，此技術(shù)將延遲降低到最小，節(jié)省了硅面積。

True-Adaptive （真自適應）技術(shù)始終對芯片內(nèi)的電壓溫度、芯片與顆粒之間的往返延遲的變化以及讀數(shù)據(jù)/讀數(shù)據(jù)選通信號的延遲偏差進行跟蹤，選擇適當?shù)臅r機進行補償。采用這個技術(shù)后，用戶只需上電后進行一次訓練，之后即讓物理層自行跟蹤補償，可完全避免重新訓練帶來的帶寬損失。

燦芯半導體工程副總裁劉亞東表示：“燦芯半導體深耕DDR物理層技術(shù)多年，一直致力于創(chuàng)新架構(gòu)革新，采用基于這些技術(shù)的物理層IP的客戶正不斷增加，未來燦芯半導體也將致力于更好地滿足客戶需求，為客戶帶來更高的價值?！?/p>

審核編輯 ：李倩