大規(guī)模的數(shù)據(jù)計(jì)算和可靠穩(wěn)定的通信互聯(lián)是工業(yè)自動(dòng)化的命脈，考慮到工業(yè)設(shè)備里數(shù)量龐大的傳感器和執(zhí)行器，在工業(yè)現(xiàn)實(shí)場景里各種系統(tǒng)、協(xié)議也是種類繁多，一系列的傳統(tǒng)網(wǎng)關(guān)多到數(shù)不勝數(shù)用以傳輸轉(zhuǎn)換整個(gè)流程的數(shù)據(jù)。在自動(dòng)化邊緣終端，只有解決互聯(lián)性的問題，才能確保無縫的數(shù)據(jù)信息銜接。

以太網(wǎng)在工業(yè)自動(dòng)化網(wǎng)絡(luò)中已經(jīng)常見了，越來越多的工業(yè)系統(tǒng)采用這種連接來進(jìn)行數(shù)據(jù)集成、同步、互聯(lián)。而且其可拓展性和高帶寬也很契合工業(yè)通信應(yīng)用。這么看來似乎工業(yè)場景里互聯(lián)問題已經(jīng)迎刃而解了，并沒有太多挑戰(zhàn)。實(shí)際上，在以太網(wǎng)應(yīng)用和部署上并沒有想象中一帆風(fēng)順。

挑戰(zhàn)在哪里？

我們以最常見也極其重要的多軸同步精密運(yùn)控為例，這是工業(yè)場景整個(gè)自動(dòng)化環(huán)節(jié)里舉足輕重的應(yīng)用。在工業(yè)場景不斷的革新之下，伺服電機(jī)驅(qū)動(dòng)器需要更快的響應(yīng)時(shí)間和更高的驅(qū)動(dòng)精度，并要求終端設(shè)備中使用的伺服電機(jī)軸更緊密地同步。

（自動(dòng)化中的以太網(wǎng)，TI）

100Mb的以太網(wǎng)是其中應(yīng)用最多的，上述要求的同步對(duì)于網(wǎng)絡(luò)來說，涉及主機(jī)和從機(jī)之間的數(shù)據(jù)通信同步，還涉及電機(jī)控制內(nèi)PWM的同步，在每個(gè)周期網(wǎng)絡(luò)內(nèi)可以將更多器件連接到網(wǎng)絡(luò)肯定是大家更希望看到的。如果是更高數(shù)據(jù)速率的千兆位以太網(wǎng)，能實(shí)現(xiàn)的連接則更多。想要同步，那么就和傳輸延遲拖不了干系，而且在部署的時(shí)候，任何以太網(wǎng)鋪設(shè)路徑周圍都存在來自電機(jī)和生產(chǎn)設(shè)備的高壓瞬變，進(jìn)一步可能會(huì)損壞數(shù)據(jù)和設(shè)備。以太網(wǎng)物理層總體的延遲、功耗都是在以太網(wǎng)在應(yīng)用和部署上不可避免的挑戰(zhàn)。

以太網(wǎng)物理層如何解決這些挑戰(zhàn)

功耗問題首當(dāng)其沖

以太網(wǎng)物理層的功耗在什么時(shí)候都很重要，而且如果是千兆位的物理層設(shè)備，其功耗對(duì)系統(tǒng)的總功耗也有著重大影響，采用低功耗物理層設(shè)備能夠?yàn)橄到y(tǒng)中的FPGA/MCU/處理器預(yù)留提供更多的可用功耗。

很簡單的道理，對(duì)于功耗預(yù)算確定的設(shè)備，留給以太網(wǎng)物理層的功耗預(yù)算本來就不多，而且每個(gè)互聯(lián)設(shè)備都是需要兩個(gè)以太網(wǎng)物理層的，功耗不足夠低根本沒有辦法滿足整個(gè)設(shè)備的連接要求。即便是我們之前說過的備受青睞的單對(duì)以太網(wǎng)，其物理層也會(huì)盡可能降低功耗來其他關(guān)鍵系統(tǒng)組件的系統(tǒng)功率預(yù)算留出更多的空間。有的廠商會(huì)選擇用雙電源操作來實(shí)現(xiàn)最低功耗。以TI單對(duì)以太網(wǎng)物理層收發(fā)器的功耗來看，1-V p2p模式38 mW的功耗、2.4V p2p模式82mW的功耗屬于符合IEEE 802.3cg 10Base-T1L規(guī)范的很低的功耗水準(zhǔn)了。一般來說單對(duì)以太網(wǎng)這個(gè)規(guī)范下的功耗普遍只要求低于110mW。

（千兆以太網(wǎng)PHY，ADI）

低功耗的另一個(gè)意義在于更好地支持以太網(wǎng)高級(jí)物理層規(guī)范中定義的內(nèi)在安全實(shí)現(xiàn)，滿足外部終端的標(biāo)準(zhǔn)。

延遲與同步

多軸同步控制肯定是和延遲密切相關(guān)的，這些延遲主要體現(xiàn)在PHY上。更低的延遲意味著大幅減少網(wǎng)絡(luò)周期時(shí)間，意味著單個(gè)周期內(nèi)能將更多器件連接到網(wǎng)絡(luò)中。在帶寬滿足數(shù)據(jù)吞吐量的前提下，降低帶寬是完成同步最有效的辦法。

低延遲的物理層器件往往集成相關(guān)的管理接口，其中MII管理接口最好能在主機(jī)處理器和PHY器件之間提供雙線式串行接口，便于訪問PHY內(nèi)核中的控制和狀態(tài)信息。我們來看一下延遲，以ADI在多軸上應(yīng)用很出名的PHY ADIN1X00為例，100Mb下，延遲發(fā)射< 68 ns，接收< 226 ns，具體的延遲會(huì)根據(jù)協(xié)議不同略有差異，但這個(gè)標(biāo)準(zhǔn)的延遲是多軸控制系統(tǒng)能接受的低延遲了。

帶寬也會(huì)影響這個(gè)延遲，但選擇以太網(wǎng)PHY時(shí)會(huì)先確定帶寬范圍，不會(huì)一味拔高帶寬。一味拔高帶寬往往在延遲上得不償失。

小結(jié)

以太網(wǎng)物理層PHY可靠性的提高體現(xiàn)在EMC/ESD上，浪涌、EFT、ESD、射頻電磁場輻射抗擾度、射頻場感應(yīng)的傳導(dǎo)抗擾度、電磁輻射騷擾、傳導(dǎo)輻射這些會(huì)大大降低可靠性風(fēng)險(xiǎn)。為了實(shí)現(xiàn)工業(yè)場景的無縫傳輸，在終端節(jié)點(diǎn)的數(shù)量正在加速增長的背景下，如何在以太網(wǎng)物理層PHY上解決功耗、延遲問題至關(guān)重要。