2022年4月刊致辭

“ 在過去的一個月里，雖然疫情肆虐，但擋不住我們的技術團隊依然在通過線上的方式為用戶帶來各種最新的解決方案，領域涉及了3DIC先進封裝和高速測試等。我們的后勤保障團隊，在物資極度緊缺、物流幾乎停滯的情況下，也想盡辦法，給每位上海員工家庭都送上了急需的物資包。春暖花開，我們期待疫情盡快過去，期待和您再次相聚?！?/p>

芯和半導體創(chuàng)始人、高級副總裁

代文亮博士

新聞亮點

ESD電子系統(tǒng)設計聯(lián)盟宣布芯和半導體加盟

ESD(Electronic System Design)電子系統(tǒng)設計聯(lián)盟近日宣布，芯和半導體正式成為該聯(lián)盟的成員。ESD聯(lián)盟是SEMI旗下的一個代表電子系統(tǒng)和半導體設計生態(tài)系統(tǒng)成員的技術社區(qū)，是一個解決影響整個行業(yè)的技術、市場、經濟和法律問題的社區(qū)，是溝通和提升半導體設計生態(tài)系統(tǒng)作為全球電子行業(yè)重要組成部分的價值的中心。除了 ESD 聯(lián)盟的成員，芯和半導體同時也是 SEMI 的成員。SEMI 是代表了全球電子產品設計和制造供應鏈的全球性行業(yè)協(xié)會。

市場活動

芯和半導體受邀參加安立通訊高速接口測試在線論壇

如何從設計階段就考慮串擾的規(guī)避，將會是每位SI工程師都需要直面的問題;高效、充分的產品驗證是產品快速上市的一個保證。如何進行有效的產品開發(fā)階段的串擾驗證則是產品開發(fā)工程師需要思考的問題。芯和半導體的技術專家鄭拓受邀于3月25日參加安立通訊科技的第11期高速接口測試論壇線上講座，就高速數字產品設計與開發(fā)中串擾仿真和驗證進行分享和交流。

3DIC第一講：后摩爾時代異構集成的設計挑戰(zhàn)及EDA的新使命

芯和半導體聯(lián)合新思科技在全球首發(fā)了“3DIC先進封裝設計分析全流程”EDA平臺，是目前國內唯一布局了3DIC先進封裝的本土EDA公司。芯和半導體技術支持總監(jiān)蘇周祥在本節(jié)課程中為我們全面分析3DIC先進封裝最新的發(fā)展趨勢，以及EDA如何迎接這其中的各項設計挑戰(zhàn)。

應用案例

如何實現(xiàn) “無阻抗校準的TOD去嵌”?

隨著數據傳輸速率的不斷提升，無源互連通道所承載的傳輸速率已經超過 67Gbps 甚至更高。為了能夠準確預估無源通道的真實特性，需要具備更高帶寬的測量儀器。然而，在現(xiàn)實的高速測量過程中，工程師難免都會遇到去嵌的問題：即待測器件無法與儀器直接相連，必須在兩者之間插入轉換夾具才能夠實現(xiàn)測量，此時的測量結果同時包含了待測器件和夾具的效應，而在最終的結果中需要把夾具效應去除。

芯和半導體的SnpExpert針對不同應用場景提供了兩種去嵌方法，包括Open-Short/Thru和 Thru-Only De-embedding(TOD)。本文著重介紹如何在不進行阻抗校準的情況下進行TOD去嵌，并通過實際案例，詳細演示去嵌流程與結果。

高速接口利用T-coil的帶寬提升解決方案

隨著集成電路尺寸的縮小，以及集成電路工作速率的不斷攀升，數據通信網絡、微處理器、存儲等產品的高速IO接口已經達到幾十甚至上百GHz并對靜電防護(ESD)越來越嚴格。然而，較大的ESD防護網絡擁有高量級的電容，這對于接口帶寬非常不利。是否能通過一種有效的方案，在不減少ESD電容的情況下，有效提升高速接口的帶寬呢?

設計訣竅視頻

如何在Hermes PSI中進行電源完整性分析

本次視頻將為各位帶來：如何使用芯和Hermes PSI工具，對電源網絡的直流壓降進行建模和仿真流程。

我們將以“一塊PCB設計板”為例，為您一步步展示：

如何導入PCB版圖文件至Hermes PSI中;

創(chuàng)建PI DC分析流程;

配置VRM和SINK;

檢查DC結果電壓分布圖，電流密度圖和功率密度圖。

原文標題：員工抗疫物資已到——芯和半導體電子雜志4月刊

文章出處：【微信公眾號：Xpeedic】歡迎添加關注!文章轉載請注明出處。

審核編輯：湯梓紅