XRAY項(xiàng)目--電荷積分放大器AD8488介紹

一、項(xiàng)目背景

明德?lián)P(MDY)為中科院某所研制一款X射線采集和處理設(shè)備，該設(shè)備采用了AD8488和AD9244兩款芯片進(jìn)行X射線的采集，采用FPGA進(jìn)行處理，并通過(guò)網(wǎng)口上送至上位機(jī)處理。

本文介紹了AD8488和AD9244的原理，下一篇文章將介紹X射線采集中遇到的問(wèn)題，希望能對(duì)大家有所幫助。明德?lián)P專注于FPGA方面的項(xiàng)目研發(fā)以及相關(guān)元器件銷售，有相關(guān)需求的，可聯(lián)系我們。

二、AD8488簡(jiǎn)介

AD8488是一款128通道模擬前端，為高性能數(shù)字X射線系統(tǒng)而設(shè)計(jì)。它的模擬通道由一個(gè)積分器和增益可選的單端轉(zhuǎn)低阻抗差分輸出組成。該模擬通道將X射線或光電二極管檢波器收集的電荷轉(zhuǎn)換成電壓信號(hào)。通道由CMOS晶體管組成，這些晶體管采用典型高輸入阻抗的CMOS門。該設(shè)備的積分器采用一系列可選電容值，產(chǎn)生與電荷有關(guān)的電壓，可適應(yīng)廣泛的輸入電荷值。單端輸入轉(zhuǎn)差分輸出電壓放大器位于積分器之后，在這里偏移和低頻噪聲電壓從輸入電壓中減去。一條128:1通道差分MUX位于緩沖器之后，驅(qū)動(dòng)模擬輸出緩沖。同時(shí)還提供開關(guān)驅(qū)動(dòng)器和某些數(shù)字計(jì)時(shí)功能;這些功能全部集成在255引腳BGA基板上。全部128通道的電荷轉(zhuǎn)換是同步進(jìn)行的，之后便采用7位地址編碼生成順序電壓輸出讀數(shù)。一共兩次序列，對(duì)全部128通道進(jìn)行采樣。邏輯控制輸入CS_A和CS_B分別選擇通道地址的下限和上限64模塊。

三、電荷積分放大器

圖1為運(yùn)放積分放大器的電路圖

圖1：理想積分放大器電路圖

根據(jù)運(yùn)放虛短可知，反向端與同相端電壓相等，又由虛斷可知，通過(guò)R1的電流與通過(guò)C1的電流相等。通過(guò)R1的電流為：

由此可得，運(yùn)放的輸出電壓等于對(duì)輸入電壓在時(shí)間上的積分。若輸入端為電荷采集裝置的話，那么運(yùn)放的輸出與輸入端的電荷量成正比。兩部分組合起來(lái)就是電荷積分放大器。

四、AD8488工作原理

AD8488電路結(jié)構(gòu)如圖2所示：

圖2：AD8488電路結(jié)構(gòu)圖

如圖所示，AD8488主要由四部分構(gòu)成。分別為前置電荷量轉(zhuǎn)換器、差分輸出選擇器、輸出緩沖器和時(shí)序/控制部分。

前置電荷量轉(zhuǎn)換器為128通道電荷積分放大器，每一個(gè)通道由一個(gè)放大器，一個(gè)低通濾波器和一個(gè)二級(jí)放大器構(gòu)成。電路結(jié)構(gòu)圖如圖3所示：

圖3：電荷量轉(zhuǎn)換器結(jié)構(gòu)圖

前端采集到的電荷信號(hào)通過(guò)第一級(jí)積分放大器進(jìn)行轉(zhuǎn)換，共有四檔可選。各檔位轉(zhuǎn)換參數(shù)如圖4所示：

圖4：電荷積分放大器轉(zhuǎn)換參數(shù)

這四檔分別由四種不同容值的反饋電容(CF1)控制。當(dāng)CF1=0.45pF時(shí)，輸出典型值為2.3V/pC(單位為伏特每皮庫(kù)倫，指每積分1皮庫(kù)倫，輸出為1V。1pC==10-12c);當(dāng)CF1=1.1pF時(shí)，輸出典型值為1.1V/pC，以此類推。CF1容值越大，增益越低。

第二級(jí)低通濾波器實(shí)際上是一個(gè)保持裝置，由一個(gè)電阻R1和一個(gè)電容CH構(gòu)成。第一級(jí)放大器輸出的電壓信號(hào)通過(guò)R1給電容CH充電，以便于第二級(jí)放大器對(duì)CH進(jìn)行積分放大。因此相當(dāng)于一個(gè)低通濾波器。CH的參數(shù)由GNSEL[3..0]選擇，參數(shù)如圖5所示：

圖5：CH參數(shù)選擇表

注：GNSEL[3..0]寄存器只能選擇CH的容值，并不代表增益。上圖中所表示的增益實(shí)際上是當(dāng)二級(jí)放大器的反饋電容為0.5pF是，不同的CH容值下對(duì)應(yīng)的增益。

第三級(jí)放大器與第一級(jí)相同，也是一個(gè)電荷積分放大器。只不過(guò)第一級(jí)輸出的電壓信號(hào)是對(duì)芯片輸入的電荷量的積分，然后該電壓信號(hào)對(duì)第二級(jí)的CH電容進(jìn)行充電，之后通過(guò)第二級(jí)放大器對(duì)CH的電荷量積分，最終輸出新的電壓信號(hào)，形成二次放大的效果。第二級(jí)積分放大器增益由CF2控制，共有10檔，增益單位為V/V。注：因?yàn)榈谝患?jí)放大器已經(jīng)將電荷信號(hào)轉(zhuǎn)換為電壓信號(hào)，因此第二級(jí)放大器的電壓為伏特每伏特。增益表如圖6所示：

圖6：第二級(jí)積分放大器增益表

AD8488采集的信號(hào)經(jīng)過(guò)兩級(jí)放大后，經(jīng)數(shù)據(jù)選擇器選通通道后，再由一個(gè)緩沖器輸出差分信號(hào)。該信號(hào)的幅度范圍為1.5V至2.5V。官方推薦使用AD9244這款ADC芯片進(jìn)行模擬信號(hào)轉(zhuǎn)換，推薦電路如圖7所示：

圖7：AD8488與AD9244連接示意圖

AD8488與AD9244共用一個(gè)2.048V的電壓參考。AD9244的差分輸出范圍為0~2.048V，偏置電壓為2.5V。

五、模數(shù)轉(zhuǎn)換部分

模數(shù)轉(zhuǎn)換芯片選用ADI公司的AD9244，是一個(gè)14BIT，最高采樣率為65MHz的高速ADC芯片。它由+5V模擬電壓供電，也可以在+3.3V或+5V的數(shù)字電壓下正常工作。

AD9244可專門用來(lái)處理峰峰值為1～2V的模擬小信號(hào)。它的輸入信號(hào)和時(shí)鐘信號(hào)都可以采用差分輸入形式，以使系統(tǒng)獲得最好的性能。14位數(shù)字輸出信號(hào)可以表示為直接二進(jìn)制的形式，也可以是二進(jìn)制補(bǔ)碼的形式。一位溢出表示位(OTR)可以用來(lái)輸出溢出信號(hào)，將這一位信號(hào)和14位信號(hào)中的最高位用一定方式組合起來(lái)判定輸入信號(hào)是上溢出還是下溢出。

VIN+，VIN-：模擬信號(hào)輸入端。采用單輸入形式時(shí)，在VIN+端接輸入信號(hào)，VIN-端接地;采用差分形式輸入模擬信號(hào)時(shí)，VIN+，VIN-分別接差分信號(hào)的兩端。差分輸入的形式對(duì)于高精度高速度的應(yīng)用更容易獲得好的效果。一般情況下，輸入信號(hào)都是單路形式，因此經(jīng)常采用1：1變壓器或者專用差分轉(zhuǎn)換芯片來(lái)實(shí)現(xiàn)單路信號(hào)到差分信號(hào)的轉(zhuǎn)換。

CLK+，CLK-：時(shí)鐘信號(hào)輸入端。和VIN+、VIN-相似，輸入時(shí)鐘也可以采用單輸入和差分兩種輸入形式，不過(guò)在AD9244的內(nèi)部最終都會(huì)把單輸入的時(shí)鐘信號(hào)變?yōu)椴罘中问?。輸入時(shí)鐘信號(hào)的質(zhì)量對(duì)模數(shù)轉(zhuǎn)換的效果有很大的影響，因此應(yīng)盡量保證時(shí)鐘信號(hào)的純凈和準(zhǔn)確，并盡量避免對(duì)時(shí)鐘輸入信號(hào)的干擾。

DUTY：時(shí)鐘穩(wěn)定信號(hào)。該端接高電平時(shí)，可以在內(nèi)部對(duì)外部輸入時(shí)鐘的占空比進(jìn)行調(diào)整，以產(chǎn)生占空比準(zhǔn)確為50%的時(shí)鐘信號(hào)。

REFSENSE，VREF，REFGND：內(nèi)部參考電壓腳。這三個(gè)管腳的不同連接可以產(chǎn)生1V～2V的內(nèi)部參考電壓，在這三個(gè)管腳之間連接適當(dāng)?shù)碾娮柽€可以隨意產(chǎn)生1V與2V之間的任意電壓參考。

REFT、REFB：ADC內(nèi)部參考電壓去耦管腳。這兩個(gè)管腳的輸出電壓是AD9244內(nèi)部實(shí)際的參考電壓值。它們之間應(yīng)該用10μF的電解電容去耦，同時(shí)應(yīng)并聯(lián)一個(gè)0.1μF的小電容，這樣效果可能會(huì)更好。每個(gè)管腳都必須用0.1μF的電容接地。

CML，VR：AD9244內(nèi)部使用的模擬偏壓點(diǎn)，通常該端會(huì)產(chǎn)生大于300μA的電流，因此必須用0.1μF的電容接地以進(jìn)行去耦。

OEB：輸出允許管腳。AD9244有三態(tài)輸出功能。如果OEB接地，那么AD9244的輸出驅(qū)動(dòng)器就會(huì)激活，并輸出轉(zhuǎn)換后的數(shù)字信號(hào);而如果OEB接高，輸出信號(hào)管腳則輸出高阻態(tài)。

DB0～DB13：數(shù)據(jù)輸出腳，其中DB0為最低位。

OTR：電壓溢出指示管腳。當(dāng)OTR輸出為1時(shí)，表示輸入電壓超過(guò)AD所能轉(zhuǎn)換的電壓范圍。OTR和DB0進(jìn)行簡(jiǎn)單的邏輯組合可以準(zhǔn)確地判斷輸入電壓是上溢出還是下溢出。

DFS：輸出數(shù)據(jù)形式選擇管腳。當(dāng)DFS接數(shù)字地時(shí)，輸出數(shù)據(jù)為直接二進(jìn)制形式;當(dāng)DFS接數(shù)字電源時(shí)，輸出數(shù)據(jù)為二進(jìn)制補(bǔ)碼形式。

本設(shè)計(jì)中的AD9244有以下幾點(diǎn)設(shè)計(jì)要點(diǎn)：

1)時(shí)鐘采用差分的方式驅(qū)動(dòng)。由于時(shí)鐘信號(hào)和ADC的輸出信號(hào)在一根排線內(nèi)，ADC輸出的并行數(shù)據(jù)會(huì)對(duì)時(shí)鐘產(chǎn)生十分嚴(yán)重的影響，因此用差分的方式傳輸時(shí)鐘。差分時(shí)鐘在控制板上分別由FPGA和AD9517產(chǎn)生，在調(diào)試時(shí)做二選一，用于驗(yàn)證兩種時(shí)鐘對(duì)采樣時(shí)序以及信噪比的影響。時(shí)鐘與ADC的連接方式如圖8所示：由于控制板產(chǎn)生的時(shí)鐘信號(hào)為L(zhǎng)VDS，因此在AD9244時(shí)鐘輸入端做交流耦合即可。

圖8：AD9244差分時(shí)鐘輸入(交流耦合)

2)信號(hào)輸入方式采用差分模式、直流耦合。AD8848的輸出為差分信號(hào)，因此采用差分的形式與AD9244相連，AD9244信號(hào)輸入端電路如圖9所示：同時(shí)，ADC的VREF采用外部參考電壓2.048V，因此單邊信號(hào)輸入的范圍為1Vpp，差分信號(hào)的輸入范圍為2Vpp。又因?yàn)楣╇婋妷簽?V，因此輸入共模電壓為2.5V。

圖9：AD9244信號(hào)輸入電路(直流耦合)

3)AD9244模擬供電電壓為5.0V，數(shù)字供電電壓為3.3V，這樣就可以省掉電平轉(zhuǎn)換器，將ADC輸出信號(hào)直接與FPGA相連。參考電壓與AD8488共用一個(gè)芯片，為2.048V。由于使用了外部參考電壓，所以需要將SENSE腳接高。

AD9244為14位ADC，有效位數(shù)約為12BIT，因此在測(cè)試時(shí)，當(dāng)差分輸入正負(fù)兩端相連，ADC上隨機(jī)跳動(dòng)的比特位應(yīng)該是2bit，而輸出的數(shù)值應(yīng)該在8192附近跳動(dòng)。當(dāng)差分輸入信號(hào)峰峰值為2Vpp是，ADC剛好打到滿幅狀態(tài)，超過(guò)這個(gè)電壓，OTR為1，ADC溢出。

審核編輯：湯梓紅