99精品伊人亚洲|最近国产中文炮友|九草在线视频支援|AV网站大全最新|美女黄片免费观看|国产精品资源视频|精彩无码视频一区|91大神在线后入|伊人终合在线播放|久草综合久久中文

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評(píng)論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會(huì)員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

使用Jtag Master來調(diào)試FPGA程序

C29F_xilinx_inc ? 來源:賽靈思 ? 作者:賽靈思 ? 2022-02-16 16:21 ? 次閱讀
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

對(duì)FPGA進(jìn)行上板調(diào)試時(shí),使用最多的是SignalTap,但SignalTap主要用來抓取信號(hào)時(shí)序,當(dāng)需要發(fā)送信號(hào)到FPGA時(shí),Jtag Master可以發(fā)揮很好的作用,可以通過Jtag Master對(duì)FPGA進(jìn)行讀寫測試,使用tcl腳本控制Jtag Master可以完成復(fù)雜的測試功能。使用jtag master進(jìn)行調(diào)試時(shí)分為如下步驟:

  • 將JTAG to Avalon Master Bridge Intel FPGA IP加入代碼
  • 根據(jù)Avalon-MM總線時(shí)序編寫測試代碼
  • 編寫tcl腳本
  • 在System Console上運(yùn)行tcl腳本進(jìn)行調(diào)試

Jtag Master
在邏輯代碼中加入JTAG to Avalon Master Bridge Intel FPGA IP ,IP路徑如下。

poYBAGIMpnqAWGJ1AAB7iHPHINg582.png

Avalon-MM總線時(shí)序
jtag_master模塊例化到fpga代碼中,使用Verilog根據(jù)Avalon-MM時(shí)序圖編寫讀寫代碼。master_read有效時(shí)將數(shù)據(jù)發(fā)送到master_readdata。master_write有效時(shí),將master_writedata數(shù)據(jù)寫入FPGA。

pYYBAGIMpnyABBZZAAFoe6g9zPk897.png

jtag_master u0 (
.clk_clk (_connected_to_clk_clk_),
.clk_reset_reset (_connected_to_clk_reset_reset_),
.master_reset_reset (_connected_to_master_reset_reset_),
.master_address (_connected_to_master_address_),
.master_readdata (_connected_to_master_readdata_),
.master_read (_connected_to_master_read_),
.master_write (_connected_to_master_write_),
.master_writedata (_connected_to_master_writedata_),
.master_waitrequest (_connected_to_master_waitrequest_),
.master_readdatavalid (_connected_to_master_readdatavalid_),
.master_byteenable (_connected_to_master_byteenable_)
);

編寫TCL腳本

global claimed_path_jtag
#啟動(dòng)jtag master服務(wù)
proc start_jtag {} {
set service_type "master"
set jtag_path [lindex [get_service_paths $service_type] 0]
puts $jtag_path
set ::claimed_path_jtag [claim_service $service_type $jtag_path mylib]
}
# 下載函數(shù)
proc config {sof_file} {
set device_index 0
set device [lindex [get_service_paths device] $device_index]
puts "download..."
device_download_sof $device $sof_file
}
#關(guān)閉jtag master服務(wù)
proc end_jtag {} {
close_service master $::claimed_path_jtag
}
#寫函數(shù)
proc jtag_write {addr data} {
master_write_32 $::claimed_path_jtag $addr $data
}
#讀函數(shù)
proc jtag_read {addr} {
set result [master_read_32 $::claimed_path_jtag $addr 1]
return $result
}
#測試讀寫
proc test { } {
#地址0中寫入1
jtag_write 0x0 0x1
#讀取地址0
jtag_read 0x0
}

上電測試
打開System Console

poYBAGIMpn2AdNliAABTA5WKcac796.png

運(yùn)行如下指令
source jtag.tcl //tcl 腳本
config output_files/test.sof //下載文件
start_jtag //打開jatg master服務(wù)
test //測試讀寫函數(shù)
end_jtag //關(guān)閉jatg master服務(wù)

pYYBAGIMpn6AUiQbAABEsWRSNts054.png
審核編輯:符乾江
聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請(qǐng)聯(lián)系本站處理。 舉報(bào)投訴
  • FPGA
    +關(guān)注

    關(guān)注

    1645

    文章

    22050

    瀏覽量

    618682
  • 程序
    +關(guān)注

    關(guān)注

    117

    文章

    3826

    瀏覽量

    83010
收藏 人收藏
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

    評(píng)論

    相關(guān)推薦
    熱點(diǎn)推薦

    FPGA調(diào)試方式之VIO/ILA的使用

    在Vivado中,VIO(Virtual Input/Output)是一種用于調(diào)試和測試FPGA設(shè)計(jì)的IP核,它允許設(shè)計(jì)者通過JTAG接口實(shí)時(shí)讀取和寫入FPGA內(nèi)部的寄存器,從而檢查設(shè)
    的頭像 發(fā)表于 06-09 09:32 ?1389次閱讀
    <b class='flag-5'>FPGA</b><b class='flag-5'>調(diào)試</b>方式之VIO/ILA的使用

    FPGA遠(yuǎn)程燒寫bit文件和調(diào)試ILA指南

    FPGA 開發(fā)過程中,燒寫bit文件和使用ILA進(jìn)行調(diào)試是再常見不過的操作。但如果 FPGA 板卡被放在機(jī)房,或者通過PCIe插在服務(wù)器上,那么每次調(diào)試時(shí)我們都不得不帶著筆記本電腦
    的頭像 發(fā)表于 06-05 16:41 ?839次閱讀
    <b class='flag-5'>FPGA</b>遠(yuǎn)程燒寫bit文件和<b class='flag-5'>調(diào)試</b>ILA指南

    有辦法讓SDK 1.3.5與JTAG調(diào)試器配合使用嗎?

    其切換到 FX3 SDK 1.3.4,則一切正常。 看來 SDK 1.3.5 中的預(yù)置庫出了問題,因?yàn)檫@是唯一真正發(fā)生變化的地方。 有辦法讓 SDK 1.3.5 與 JTAG 調(diào)試器配合使用嗎?
    發(fā)表于 05-23 07:32

    RISC-V JTAG:開啟MCU 芯片調(diào)試之旅

    基于 RISC-V 架構(gòu)的 MCU 芯片JTAG 調(diào)試過程及操作,為后續(xù)類似調(diào)試工作提供詳實(shí)參考的依據(jù),助力研發(fā)團(tuán)隊(duì)高效推進(jìn)芯片研發(fā)進(jìn)程。 RISC-V 架構(gòu)以其開源、模塊化等優(yōu)勢(shì)在 MCU 芯片領(lǐng)域嶄露頭角。
    的頭像 發(fā)表于 05-07 17:57 ?1682次閱讀
    RISC-V <b class='flag-5'>JTAG</b>:開啟MCU 芯片<b class='flag-5'>調(diào)試</b>之旅

    FPGAJtag接口燒了,怎么辦?

    在展開今天的文章前,先來討論一個(gè)問題:FPGAjtag接口燒了怎么辦?JTAG接口的輸入引腳通常設(shè)計(jì)為高阻抗,這使得它們對(duì)靜電電荷積累非常敏感,由于JTAG接口需要頻繁連接
    的頭像 發(fā)表于 04-27 11:01 ?988次閱讀
    <b class='flag-5'>FPGA</b>的<b class='flag-5'>Jtag</b>接口燒了,怎么辦?

    無法使用lauterbach trace32調(diào)試器解鎖ECM上的JTAG,怎么解決?

    客戶 (毛蟲) 正在處理 SAC57D54H。我們已經(jīng)鎖定了 ECM 上的 JTAG,但他們無法使用 lauterbach trace32調(diào)試器解鎖 ECM 上的 JTAG。 他們已經(jīng)用 8x32
    發(fā)表于 03-21 08:18

    AGM FPGA/MCU燒寫文件類型有哪些及用途

    SRAM寫入,通過JTAG燒寫,掉電即失效,可用于設(shè)計(jì)調(diào)試; 二、AG10K/16K系列: _SRAM.prg文件為片內(nèi)SRAM寫入,通過JTAG燒寫,掉電即失效,可用于設(shè)計(jì)調(diào)試; _
    發(fā)表于 03-14 09:54

    FPGA設(shè)計(jì)調(diào)試流程

    調(diào)試,即Debug,有一定開發(fā)經(jīng)驗(yàn)的人一定會(huì)明確這是設(shè)計(jì)中最復(fù)雜最磨人的部分。對(duì)于一個(gè)龐大復(fù)雜的FPGA工程而言,出現(xiàn)問題的概率極大,這時(shí)如果沒有一個(gè)清晰的Debug思路,調(diào)試過程只能是像無頭蒼蠅一樣四處亂撞。
    的頭像 發(fā)表于 03-04 11:02 ?1212次閱讀
    <b class='flag-5'>FPGA</b>設(shè)計(jì)<b class='flag-5'>調(diào)試</b>流程

    spi master接口的fpga實(shí)現(xiàn)

    串行外圍接口 大致了解: spi是個(gè)同步協(xié)議,數(shù)據(jù)在master和slaver間交換通過時(shí)鐘sck,由于它是同步協(xié)議,時(shí)鐘速率就可以各種變換。 sck:主機(jī)提供,從機(jī)不能操控,從器件由主機(jī)產(chǎn)生的時(shí)鐘控制。數(shù)據(jù)只有在sck來了的上升沿或者下降沿才傳輸。 高級(jí)一點(diǎn)的spi芯片有配置寄存器,高級(jí)一點(diǎn)的
    的頭像 發(fā)表于 11-16 10:35 ?1196次閱讀
    spi <b class='flag-5'>master</b>接口的<b class='flag-5'>fpga</b>實(shí)現(xiàn)

    【AI技術(shù)支持】ESP32-S3 JTAG調(diào)試問題處理

    啟明云端/01你是否曾遇到過?在使用ESP32-S3模塊,ESP-IDF版本為idf5.0時(shí),調(diào)試JTAG,嘗試很久也無法調(diào)通,這是為什么呢?啟明云端/02這是咋回事呢?這個(gè)過程需要安裝zadig
    的頭像 發(fā)表于 10-30 08:01 ?2246次閱讀
    【AI技術(shù)支持】ESP32-S3 <b class='flag-5'>JTAG</b><b class='flag-5'>調(diào)試</b>問題處理

    【AI技術(shù)支持】ESP32C3 開發(fā)板在Linux環(huán)境下,進(jìn)行JTAG 調(diào)試演示

    啟明云端/01JTAG調(diào)試工具本教程主要演示ESP32C3開發(fā)板在linux環(huán)境下,通過vscode的ESP-IDF插件使用JTAG調(diào)試工具。ESP32C3不但內(nèi)置了USB-
    的頭像 發(fā)表于 10-17 08:01 ?3418次閱讀
    【AI技術(shù)支持】ESP32C3 開發(fā)板在Linux環(huán)境下,進(jìn)行<b class='flag-5'>JTAG</b> <b class='flag-5'>調(diào)試</b>演示

    C2000 MCU JTAG 連接調(diào)試

    電子發(fā)燒友網(wǎng)站提供《C2000 MCU JTAG 連接調(diào)試.pdf》資料免費(fèi)下載
    發(fā)表于 09-09 09:30 ?0次下載
    C2000 MCU <b class='flag-5'>JTAG</b> 連接<b class='flag-5'>調(diào)試</b>

    單片機(jī)燒錄程序的線叫什么

    )是一種國際標(biāo)準(zhǔn)測試協(xié)議,主要用于芯片內(nèi)部測試/仿真/調(diào)試。JTAG接口有多種形式,常用的有20引腳、14引腳和10引腳等。 JTAG接口燒錄方式常用的工具有J-Link等。在燒錄過程中,JT
    的頭像 發(fā)表于 09-02 09:52 ?2373次閱讀

    【GD32 MCU 入門教程】二、GD32 MCU 燒錄說明 (2)SWD/JTAG在線下載

    GD32系列MCU支持SWD和JTAG(部分型號(hào)不支持)接口進(jìn)行下載調(diào)試,這些功能通過ARM CoreSight組件的標(biāo)準(zhǔn)配置和鏈狀連接的TAP控制器實(shí)現(xiàn)的。調(diào)試和跟蹤功能集成在AR
    的頭像 發(fā)表于 08-08 17:34 ?1837次閱讀
    【GD32 MCU 入門教程】二、GD32 MCU 燒錄說明 (2)SWD/<b class='flag-5'>JTAG</b>在線下載

    如何在服務(wù)器上調(diào)試本地FPGA板卡

    的編程和調(diào)試 現(xiàn)在 Vivado 已遠(yuǎn)程運(yùn)行,最后一步是對(duì) FPGA 板卡進(jìn)行編程和調(diào)試。Vivado 的硬件服務(wù)器應(yīng)用程序必須按照上述說明在本地PC上運(yùn)行。
    發(fā)表于 07-31 17:36