99精品伊人亚洲|最近国产中文炮友|九草在线视频支援|AV网站大全最新|美女黄片免费观看|国产精品资源视频|精彩无码视频一区|91大神在线后入|伊人终合在线播放|久草综合久久中文

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評(píng)論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會(huì)員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

在Vivado中怎么定制Strategy

FPGA技術(shù)驛站 ? 來源:TeacherGaoFPGAHub ? 作者:TeacherGaoFPGAHub ? 2021-12-07 16:17 ? 次閱讀
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

Vivado提供了多種Synthesis策略和Implementation策略,用戶可以直接使用這些策略。尤其是希望通過掃描策略的方式實(shí)現(xiàn)時(shí)序收斂時(shí),直接使用這些預(yù)定義的策略會(huì)很方便快捷。本質(zhì)上,策略之間的差異是一些選項(xiàng)的不同造成的。以Implementation為例,這些選項(xiàng)包括每個(gè)子步驟的directive值。

VivadoImplementation包括7個(gè)子步驟:opt_design(設(shè)計(jì)優(yōu)化)power_opt_design(布局前功耗優(yōu)化)place_design(布局)power_opt_design(布局后功耗優(yōu)化)phys_opt_design(布局后物理優(yōu)化)route_design(布線)phys_opt_design(布線后物理優(yōu)化)每個(gè)子步驟都有一些共同的選項(xiàng):tcl.pre、tcl.post、directive和More options,有些選項(xiàng)還有is_enabled。

這些選項(xiàng)不同值的組合就構(gòu)成了Strategy之間的差異。在此基礎(chǔ)上,Vivado還提供了用戶定制策略,以滿足不同需求。那么,如何生成用戶定制的策略呢?我們以Implementation為例說明(同樣的方法也適用于Synthesis)。

第一步:打開Vivado工程設(shè)置選項(xiàng)Flow Navigator下 -》 Project Manager -》 Settings,會(huì)顯示如下圖所示界面。在Tool Settings下,選中Run Strategies,即圖中標(biāo)記1,同時(shí)將Flow切換為Vivado Implementation 2021,即圖中標(biāo)記2。

第二步:創(chuàng)建策略可以直接創(chuàng)建一個(gè)新策略,也可以復(fù)制一個(gè)已有的策略并重新命名,然后再修改相應(yīng)的選項(xiàng)。上圖中點(diǎn)擊紅色方框即可創(chuàng)建一個(gè)新策略,會(huì)彈出如下圖所示對(duì)話。

第三步:設(shè)置相應(yīng)選項(xiàng)在上一步的基礎(chǔ)上,Vivado會(huì)顯示如下界面,這時(shí)我們的主要工作區(qū)域就是圖中紅色方框標(biāo)記的區(qū)域??梢栽谶@里設(shè)置哪些子步驟是is_enabled,還可以設(shè)置子步驟的directive,或者在More Options里添加其他選項(xiàng)。

至此,創(chuàng)建策略的步驟就完成了。創(chuàng)建一個(gè)新的Design Run,就可以使用這個(gè)新建的Strategy,如下圖所示。很多工程師通常是將某個(gè)Implementation Run的Strategy設(shè)置為預(yù)定義策略,然后修改相應(yīng)的選項(xiàng)??梢钥吹讲呗悦麜?huì)被添加一個(gè)星號(hào),意味著這個(gè)策略的選項(xiàng)被改動(dòng)。這樣做并不利用對(duì)比和復(fù)用。

編輯:金巧

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場(chǎng)。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請(qǐng)聯(lián)系本站處理。 舉報(bào)投訴
  • Strategy
    +關(guān)注

    關(guān)注

    0

    文章

    11

    瀏覽量

    8136
  • Vivado
    +關(guān)注

    關(guān)注

    19

    文章

    835

    瀏覽量

    68747

原文標(biāo)題:Vivado下如何定制Strategy?

文章出處:【微信號(hào):Lauren_FPGA,微信公眾號(hào):FPGA技術(shù)驛站】歡迎添加關(guān)注!文章轉(zhuǎn)載請(qǐng)注明出處。

收藏 人收藏
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

    評(píng)論

    相關(guān)推薦
    熱點(diǎn)推薦

    Vivado無法選中開發(fā)板的常見原因及解決方法

    對(duì)應(yīng)的器件信息和約束文件(XDC),大大簡(jiǎn)化工程初始化流程。然而,某些情況下,我們可能會(huì)發(fā)現(xiàn) Vivado 的界面無法選中目標(biāo)開發(fā)板,導(dǎo)致只能手動(dòng)選擇器件。那么,遇到這種情況該如何處理呢?
    的頭像 發(fā)表于 07-15 10:19 ?410次閱讀
    <b class='flag-5'>Vivado</b>無法選中開發(fā)板的常見原因及解決方法

    如何使用One Spin檢查AMD Vivado Design Suite Synth的結(jié)果

    本文講述了如何使用 One Spin 檢查 AMD Vivado Design Suite Synth 的結(jié)果(以 Vivado 2024.2 為例)。
    的頭像 發(fā)表于 05-19 14:22 ?500次閱讀
    如何使用One Spin檢查AMD <b class='flag-5'>Vivado</b> Design Suite Synth的結(jié)果

    Vivado 2018.3軟件的使用教程

    大家好,歡迎來到至芯科技FPGA煉獄營(yíng)地,準(zhǔn)備開啟我們的偉大征程!正所謂“兵馬未動(dòng),糧草先行”,戰(zhàn)前的準(zhǔn)備自是必不可少,FPGA的漫漫沙場(chǎng),我們何以入場(chǎng),何以取勝呢?在這里我們?yōu)楦魑粦?zhàn)友準(zhǔn)備了vivado 2018.3的使用教程。
    的頭像 發(fā)表于 04-30 14:14 ?1244次閱讀
    <b class='flag-5'>Vivado</b> 2018.3軟件的使用教程

    一文詳解Vivado時(shí)序約束

    Vivado的時(shí)序約束是保存在xdc文件,添加或創(chuàng)建設(shè)計(jì)的工程源文件后,需要?jiǎng)?chuàng)建xdc文件設(shè)置時(shí)序約束。時(shí)序約束文件可以直接創(chuàng)建或添加已存在的約束文件,創(chuàng)建約束文件有兩種方式:Constraints Wizard和Edit Timing Constraints,
    的頭像 發(fā)表于 03-24 09:44 ?3514次閱讀
    一文詳解<b class='flag-5'>Vivado</b>時(shí)序約束

    Vivado FIR IP核實(shí)現(xiàn)

    Xilinx的FIR IP核屬于收費(fèi)IP,但是不需要像 Quartus那樣通過修改license文件來破解。如果是個(gè)人學(xué)習(xí),現(xiàn)在網(wǎng)絡(luò)上流傳的license破解文件在破解Vivado的同時(shí)也破解
    的頭像 發(fā)表于 03-01 14:44 ?1689次閱讀
    <b class='flag-5'>Vivado</b> FIR IP核實(shí)現(xiàn)

    使用DDS生成三個(gè)信號(hào)并在Vivado實(shí)現(xiàn)低通濾波器

    本文使用 DDS 生成三個(gè)信號(hào),并在 Vivado 實(shí)現(xiàn)低通濾波器。低通濾波器將濾除相關(guān)信號(hào)。
    的頭像 發(fā)表于 03-01 14:31 ?1729次閱讀
    使用DDS生成三個(gè)信號(hào)并在<b class='flag-5'>Vivado</b><b class='flag-5'>中</b>實(shí)現(xiàn)低通濾波器

    AMD Vivado Design Suite IDE的設(shè)計(jì)分析簡(jiǎn)介

    本文檔涵蓋了如何驅(qū)動(dòng) AMD Vivado Design Suite 來分析和改善您的設(shè)計(jì)。
    的頭像 發(fā)表于 02-19 11:22 ?580次閱讀
    AMD <b class='flag-5'>Vivado</b> Design Suite IDE<b class='flag-5'>中</b>的設(shè)計(jì)分析簡(jiǎn)介

    Vivado Design Suite用戶指南:邏輯仿真

    電子發(fā)燒友網(wǎng)站提供《Vivado Design Suite用戶指南:邏輯仿真.pdf》資料免費(fèi)下載
    發(fā)表于 01-15 15:25 ?0次下載
    <b class='flag-5'>Vivado</b> Design Suite用戶指南:邏輯仿真

    朗凱威鋰電池組定制電動(dòng)自行車的應(yīng)用

    隨著環(huán)保意識(shí)的不斷提高和科技的飛速發(fā)展,電動(dòng)自行車作為一種綠色便捷的出行方式,越來越受到人們的青睞。而鋰電池組定制電動(dòng)自行車的應(yīng)用,更是為其性能帶來了多方面的顯著提升。
    的頭像 發(fā)表于 12-03 16:40 ?625次閱讀
    朗凱威鋰電池組<b class='flag-5'>定制</b><b class='flag-5'>在</b>電動(dòng)自行車<b class='flag-5'>中</b>的應(yīng)用

    Xilinx_Vivado_SDK的安裝教程

    I Agree,然后點(diǎn)擊 Next: 選擇 Vivado HL System Edition(一般選擇這個(gè)設(shè)計(jì)套件比較完整,它比 Vivado HL Design Edition 多了一個(gè) System Generator for DSP with Mat
    的頭像 發(fā)表于 11-16 09:53 ?5360次閱讀
    Xilinx_<b class='flag-5'>Vivado</b>_SDK的安裝教程

    每次Vivado編譯的結(jié)果都一樣嗎

    很多FPGA工程師都有這種困惑,Vivado每次編譯的結(jié)果都一樣嗎? AMD官網(wǎng)上,有這樣一個(gè)帖子: Are Vivado results repeatable for identical
    的頭像 發(fā)表于 11-11 11:23 ?1233次閱讀
    每次<b class='flag-5'>Vivado</b>編譯的結(jié)果都一樣嗎

    Vivado使用小技巧

    后的約束之前版本已存在,那么Vivado會(huì)給出警告信息,顯示這些約束會(huì)覆蓋之前已有的約束;如果是新增約束,那么就會(huì)直接生效。
    的頭像 發(fā)表于 10-24 15:08 ?1004次閱讀
    <b class='flag-5'>Vivado</b>使用小技巧

    Vivado編輯器亂碼問題

    ,但是Vivado里面打開用sublime寫的代碼之后,經(jīng)常出現(xiàn)中文亂碼,讓人很不舒服。究其原因就是一般來說第三方的編輯器是采用utf8的編碼方式,而vivado的text editor不是這種方式。
    的頭像 發(fā)表于 10-15 17:24 ?2542次閱讀
    <b class='flag-5'>Vivado</b>編輯器亂碼問題

    Vivado 2024.1版本的新特性(2)

    從綜合角度看,Vivado 2024.1對(duì)SystemVerilog和VHDL-2019的一些特性開始支持。先看SystemVerilog。
    的頭像 發(fā)表于 09-18 10:34 ?1884次閱讀
    <b class='flag-5'>Vivado</b> 2024.1版本的新特性(2)

    Vivado 2024.1版本的新特性(1)

    Vivado 2024.1已正式發(fā)布,今天我們就來看看新版本帶來了哪些新特性。
    的頭像 發(fā)表于 09-18 10:30 ?2455次閱讀
    <b class='flag-5'>Vivado</b> 2024.1版本的新特性(1)