99精品伊人亚洲|最近国产中文炮友|九草在线视频支援|AV网站大全最新|美女黄片免费观看|国产精品资源视频|精彩无码视频一区|91大神在线后入|伊人终合在线播放|久草综合久久中文

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評(píng)論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會(huì)員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

淺述Sobel算子在HLS上的實(shí)現(xiàn)教程

FPGA之家 ? 來源:FPGA科技室 ? 作者:FPGA科技室 ? 2021-07-23 14:53 ? 次閱讀
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

Sobel 原理介紹

索貝爾算子(Sobel operator)主要用作邊緣檢測(cè),在技術(shù)上,它是一離散性差分算子,用來運(yùn)算圖像亮度函數(shù)的灰度之近似值。在圖像的任何一點(diǎn)使用此算子,將會(huì)產(chǎn)生對(duì)應(yīng)的灰度矢量或是其法矢量Sobel 卷積因子為:

31c07d38-e10c-11eb-9e57-12bb97331649.png

該算子包含兩組 3x3 的矩陣,分別為橫向及縱向,將之與圖像作平面卷積,即可分別得出橫向及縱向的亮度差分近似值。如果以 A 代表原始圖像,Gx 及 Gy 分別代表經(jīng)橫向及縱向邊緣檢測(cè)的圖像灰度值,其公式如下:

31c8e838-e10c-11eb-9e57-12bb97331649.png

具體計(jì)算如下:

Gx = (-1)*f(x-1, y-1) + 0*f(x,y-1) + 1*f(x+1,y-1)

+(-2)*f(x-1,y) + 0*f(x,y)+2*f(x+1,y)

+(-1)*f(x-1,y+1) + 0*f(x,y+1) + 1*f(x+1,y+1)

= [f(x+1,y-1)+2*f(x+1,y)+f(x+1,y+1)]-[f(x-1,y-1)+2*f(x-1,y)+f(x-1,y+1)]

Gy =1* f(x-1, y-1) + 2*f(x,y-1)+ 1*f(x+1,y-1)

+0*f(x-1,y) 0*f(x,y) + 0*f(x+1,y)

+(-1)*f(x-1,y+1) + (-2)*f(x,y+1) + (-1)*f(x+1, y+1)

= [f(x-1,y-1)+2f(x,y-1)+f(x+1,y-1)]-[f(x-1, y+1) + 2*f(x,y+1)+f(x+1,y+1)]

其中 f(a,b), 表示圖像(a,b)點(diǎn)的灰度值;

圖像的每一個(gè)像素的橫向及縱向灰度值通過以下公式結(jié)合,來計(jì)算該點(diǎn)灰度的大?。?/p>

31d47bf8-e10c-11eb-9e57-12bb97331649.png

通常,為了提高效率 使用不開平方的近似值

31de8f8a-e10c-11eb-9e57-12bb97331649.png

Sobel 算子根據(jù)像素點(diǎn)上下、左右鄰點(diǎn)灰度加權(quán)差,在邊緣處達(dá)到極值這一現(xiàn)象檢測(cè)邊緣。對(duì)噪聲具有平滑作用,提供較為精確的邊緣方向信息,邊緣定位精度不夠高。當(dāng)對(duì)精度要求不是很高時(shí),是一種較為常用的邊緣檢測(cè)方法。

Sobel 算子在 HLS 上的實(shí)現(xiàn)

工程創(chuàng)建

Step1:打開 Vivado HLS 開發(fā)工具,單擊 Creat New Project 創(chuàng)建一個(gè)新工程,設(shè)置好工程路徑和工程名,一直點(diǎn)擊 Next 按照默認(rèn)設(shè)置

Step2:出現(xiàn)如下圖所示界面,時(shí)鐘周期 Clock Period 按照默認(rèn) 10ns,Uncertaintly 和 Solution Name 均按照默認(rèn)設(shè)置,點(diǎn)擊紅色箭頭部分選擇芯片類型,然后點(diǎn)擊 OK。

點(diǎn)擊 Finish,出現(xiàn)如下界面

32508d6a-e10c-11eb-9e57-12bb97331649.png

Step4:右單擊 Source 選項(xiàng),選擇 New File,創(chuàng)建一個(gè)名為 Top.cpp 的文件。(一定要加cpp后綴)

Step5:打開剛剛新建的cpp文件,進(jìn)入編輯狀態(tài),輸入以下代碼

325a9c06-e10c-11eb-9e57-12bb97331649.png

Top.cpp代碼

#include “top.h”

void hls_sobel(AXI_STREAM& INPUT_STREAM, AXI_STREAM&

OUTPUT_STREAM, int rows, int cols)

{

//Create AXI streaming interfaces for the core

#pragma HLS INTERFACE axis port=INPUT_STREAM

#pragma HLS INTERFACE axis port=OUTPUT_STREAM

#pragma HLS RESOURCE core=AXI_SLAVE variable=rows metadata=“- bus_bundle CONTROL_BUS”

#pragma HLS RESOURCE core=AXI_SLAVE variable=cols metadata=“-bus_bundle CONTROL_BUS”

#pragma HLS RESOURCE core=AXI_SLAVE variable=return metadata=“-bus_bundle CONTROL_BUS”

#pragma HLS INTERFACE ap_stable port=rows

#pragma HLS INTERFACE ap_stable port=cols

RGB_IMAGE img_0(rows, cols);

RGB_IMAGE img_1(rows, cols);

RGB_IMAGE img_2(rows, cols);

RGB_IMAGE img_3(rows, cols);

RGB_IMAGE img_4(rows, cols);

RGB_IMAGE img_5(rows, cols);

RGB_PIXEL pix(50, 50, 50);

#pragma HLS dataflow

hls::AXIvideo2Mat(INPUT_STREAM, img_0);

hls::Sobel《1,0,3》(img_0, img_1);

hls::SubS(img_1, pix, img_2);

hls::Scale(img_2, img_3, 2, 0);

hls::Erode(img_3, img_4);

hls::Dilate(img_4, img_5);

hls::Mat2AXIvideo(img_5, OUTPUT_STREAM)

}

Step6:再在 Source 中添加一個(gè)名為 Top.h 的庫(kù)函數(shù),并添加如下程序:

32656f00-e10c-11eb-9e57-12bb97331649.png

Top.h代碼

#ifndef TOP_H

#define TOP_H

#include “hls_video.h”

// maximum image size

#define MAX_WIDTH 512

#define MAX_HEIGHT 512

// I/O Image Settings

#define INPUT_IMAGE “l(fā)ena.jpg”

#define OUTPUT_IMAGE “result.jpg”

#define OUTPUT_IMAGE_GOLDEN “result_golden.jpg”

// typedef video library core structures

typedef hls::stream《ap_axiu《32,1,1,1 style=“font-size: inherit;color: inherit;line-height: inherit;”》》 AXI_STREAM;

typedef hls::Scalar《3, unsigned char》 RGB_PIXEL;

typedef hls::MatRGB_IMAGE;

// top level function for HW synthesis

void hls_sobel(AXI_STREAM& src_axi, AXI_STREAM& dst_axi, int rows, int cols);

#endif《/ap_axiu《32,1,1,1》

Step7:在 Test Bench 中,用同樣的方法添加一個(gè)名為 Test.cpp 的測(cè)試程序。添加如下代碼:

326e7546-e10c-11eb-9e57-12bb97331649.png

Test.cpp代碼

#include “top.h”

#include “opencv_top.h”

using namespace std;

using namespace cv;

int main (int argc, char** argv)

{

//獲取圖像數(shù)據(jù)

IplImage* src = cvLoadImage(INPUT_IMAGE);

IplImage* dst = cvCreateImage(cvGetSize(src), src-》depth, src-》nChannels);

//使用HLS庫(kù)進(jìn)行處理

AXI_STREAM src_axi, dst_axi;

IplImage2AXIvideo(src, src_axi);

hls_sobel(src_axi, dst_axi, src-》height, src-》width);

AXIvideo2IplImage(dst_axi, dst);

cvSaveImage(OUTPUT_IMAGE,dst);

cvShowImage(“hls_dst”, dst);

//使用OPENCV庫(kù)進(jìn)行處理

opencv_image_filter(src, dst);

cvShowImage(“cv_dst”, dst);

cvSaveImage(OUTPUT_IMAGE_GOLDEN,dst);

waitKey(0);

//釋放內(nèi)存

cvReleaseImage(&src);

cvReleaseImage(&dst);

}

Step8:用同樣的方法,再在 Test Bench 中創(chuàng)建一個(gè) opencv_top.cpp 和 opencv_top.h 文件,添加如下程序:

3278679a-e10c-11eb-9e57-12bb97331649.png

Opencv_top.cpp代碼

#include “opencv_top.h”

#include “top.h”

void opencv_image_filter(IplImage* src, IplImage* dst)

{

IplImage* tmp = cvCreateImage(cvGetSize(src), src-》depth, src-》nChannels);

cvCopy(src, tmp);

cv::Mat)tmp, (cv::Mat)dst, -1, 1, 0);

cvSubS(dst, cvScalar(50,50,50), tmp);

cvScale(tmp, dst, 2, 0);

cvErode(dst, tmp);

cvDilate(tmp, dst);

cvReleaseImage(&tmp);

}

void sw_image_filter(IplImage* src, IplImage* dst)

{

AXI_STREAM src_axi, dst_axi;

IplImage2AXIvideo(src, src_axi);

hls_sobel(src_axi, dst_axi, src-》height, src-》width);

AXIvideo2IplImage(dst_axi, dst);

}

opencv_top.h代碼

#ifndef OPENCV_TOP_H___ #define ___OPENCV_TOP_H

#include “hls_opencv.h”

void opencv_image_filter(IplImage* src, IplImage* dst);

void sw_image_filter(IplImage* src, IplImage* dst);

#endif

Step7:在 Test Bench 中添加一張名為 lena.jpg的測(cè)試圖片

接下來對(duì)工程進(jìn)行編譯和仿真

Step1:?jiǎn)螕?Project-Project settings 或直接單擊快捷按鈕。

329dac1c-e10c-11eb-9e57-12bb97331649.png

Step2:選擇 Synthesis 選項(xiàng),然后點(diǎn)擊 Browse.。指定一個(gè)頂層函數(shù),選定 hls_sobel 為頂層函數(shù),

單擊 開始綜合

32b39afe-e10c-11eb-9e57-12bb97331649.png

在協(xié)議類型里面我們可以看到我們主要使用了三種協(xié)議,分別是 axis、ap_stable 和 ap_ctrl_hs 三種,這些協(xié)議的詳細(xì)解釋我們均可以在官方手冊(cè) ug902 中找到,其中 ap_ctrl_hs 的時(shí)序操作如下圖所示,說簡(jiǎn)單點(diǎn)就是復(fù)位完成等待 ap_start 信號(hào)開始進(jìn)行操作

綜合完畢,我們對(duì)代碼進(jìn)行仿真測(cè)試,單擊 開始仿真

33ed078e-e10c-11eb-9e57-12bb97331649.png

仿真結(jié)果如下,與通過 OPENCV 實(shí)現(xiàn)的 Sobel 檢測(cè)結(jié)果基本一致。

33f6f532-e10c-11eb-9e57-12bb97331649.png

編輯:jq

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場(chǎng)。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請(qǐng)聯(lián)系本站處理。 舉報(bào)投訴
  • sobel
    +關(guān)注

    關(guān)注

    0

    文章

    12

    瀏覽量

    8061

原文標(biāo)題:Sobel 算子在 HLS 上的實(shí)現(xiàn)

文章出處:【微信號(hào):zhuyandz,微信公眾號(hào):FPGA之家】歡迎添加關(guān)注!文章轉(zhuǎn)載請(qǐng)注明出處。

收藏 人收藏
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

    評(píng)論

    相關(guān)推薦
    熱點(diǎn)推薦

    如何在Unified IDE中創(chuàng)建視覺庫(kù)HLS組件

    最近我們分享了開發(fā)者分享|AMD Vitis HLS 系列 1 - AMD Vivado IP 流程(Vitis 傳統(tǒng) IDE)和開發(fā)者分享|AMD Vitis HLS 系列 2:AMD
    的頭像 發(fā)表于 07-02 10:55 ?486次閱讀
    如何在Unified IDE中創(chuàng)建視覺庫(kù)<b class='flag-5'>HLS</b>組件

    使用AMD Vitis Unified IDE創(chuàng)建HLS組件

    這篇文章開發(fā)者分享|AMD Vitis HLS 系列 1 - AMD Vivado IP 流程(Vitis 傳統(tǒng) IDE) 的基礎(chǔ)撰寫,但使用的是 AMD Vitis Unified IDE,而不是之前傳統(tǒng)版本的 Vitis
    的頭像 發(fā)表于 06-20 10:06 ?976次閱讀
    使用AMD Vitis Unified IDE創(chuàng)建<b class='flag-5'>HLS</b>組件

    如何使用AMD Vitis HLS創(chuàng)建HLS IP

    本文逐步演示了如何使用 AMD Vitis HLS 來創(chuàng)建一個(gè) HLS IP,通過 AXI4 接口從存儲(chǔ)器讀取數(shù)據(jù)、執(zhí)行簡(jiǎn)單的數(shù)學(xué)運(yùn)算,然后將數(shù)據(jù)寫回存儲(chǔ)器。接著會(huì)在 AMD Vivado Design Suite 設(shè)計(jì)中使用此 HLS
    的頭像 發(fā)表于 06-13 09:50 ?642次閱讀
    如何使用AMD Vitis <b class='flag-5'>HLS</b>創(chuàng)建<b class='flag-5'>HLS</b> IP

    Vivado HLS設(shè)計(jì)流程

    為了盡快把新產(chǎn)品推向市場(chǎng),數(shù)字系統(tǒng)的設(shè)計(jì)者需要考慮如何加速設(shè)計(jì)開發(fā)的周期。設(shè)計(jì)加速主要可以從“設(shè)計(jì)的重用”和“抽象層級(jí)的提升”這兩個(gè)方面來考慮。Xilinx 推出的 Vivado HLS 工具可以
    的頭像 發(fā)表于 04-16 10:43 ?730次閱讀
    Vivado <b class='flag-5'>HLS</b>設(shè)計(jì)流程

    芯片制造中的溝道隔離工藝技術(shù)

    溝道隔離(STI)是芯片制造中的關(guān)鍵工藝技術(shù),用于半導(dǎo)體器件中形成電學(xué)隔離區(qū)域,防止相鄰晶體管之間的電流干擾。本文簡(jiǎn)單介紹溝道隔離技術(shù)的作用、材料和步驟。
    的頭像 發(fā)表于 03-03 10:00 ?1617次閱讀
    芯片制造中的<b class='flag-5'>淺</b>溝道隔離工藝技術(shù)

    FPGA的圖像處理算法集成與優(yōu)化

    本文詳細(xì)介紹了多種圖像處理技術(shù),包括RG/GB單通道提取、亮度和對(duì)比度調(diào)整、圖像反轉(zhuǎn)、均值濾波、高斯濾波、圖像銳化、中值濾波、閾值分割、邊緣檢測(cè)(Sobel算子)、圖像膨脹與腐蝕、開運(yùn)算與閉運(yùn)算
    的頭像 發(fā)表于 02-14 13:46 ?653次閱讀
    FPGA<b class='flag-5'>上</b>的圖像處理算法集成與優(yōu)化

    使用HLS流程設(shè)計(jì)和驗(yàn)證圖像信號(hào)處理設(shè)備

    STMicroelectronics成像部門負(fù)責(zé)向消費(fèi)者、工業(yè)、安全和汽車市場(chǎng)提供創(chuàng)新的成像技術(shù)和產(chǎn)品。該團(tuán)隊(duì)精心制定了一套通過模板實(shí)現(xiàn)的High-Level Synthesis(HLS)高層次綜合流程,使得上述產(chǎn)品能夠迅速上市。對(duì)于汽車市場(chǎng),該流程符合ISO 26262
    的頭像 發(fā)表于 01-08 14:39 ?670次閱讀
    使用<b class='flag-5'>HLS</b>流程設(shè)計(jì)和驗(yàn)證圖像信號(hào)處理設(shè)備

    深居出AutoCAD二次開發(fā)

    深居出AutoCAD二次開發(fā),net版
    發(fā)表于 01-06 14:12 ?9次下載

    MATLA B助力數(shù)字與模擬芯片設(shè)計(jì):高效實(shí)現(xiàn)HLS、UCIe和UVM

    ? 本文將分享 MathWorks 參與 中國(guó)集成電路設(shè)計(jì)業(yè)高峰論壇暨展覽會(huì) ICCAD-Expo 的展臺(tái)展示以及發(fā)表主題演講《MATLAB 加速數(shù)字和模擬芯片設(shè)計(jì)--高效實(shí)現(xiàn) HLS、UCIe
    的頭像 發(fā)表于 12-20 11:11 ?739次閱讀
    MATLA B助力數(shù)字與模擬芯片設(shè)計(jì):高效<b class='flag-5'>實(shí)現(xiàn)</b><b class='flag-5'>HLS</b>、UCIe和UVM

    助力AIoT應(yīng)用:米爾FPGA開發(fā)板實(shí)現(xiàn)Tiny YOLO V4

    受限的設(shè)備運(yùn)行,尤其低功耗、實(shí)時(shí)檢測(cè)的邊緣計(jì)算設(shè)備中表現(xiàn)出色。相比傳統(tǒng) GPU,F(xiàn)PGA 能在小面積和低功耗下實(shí)現(xiàn)類似的推理性能,非常契合 AIoT 應(yīng)用。像米爾 ZU3EG 這樣的 FPGA
    發(fā)表于 12-06 17:18

    DSP實(shí)現(xiàn)DDR2 PCB布局布線

    電子發(fā)燒友網(wǎng)站提供《DSP實(shí)現(xiàn)DDR2 PCB布局布線.pdf》資料免費(fèi)下載
    發(fā)表于 10-15 09:16 ?3次下載
    <b class='flag-5'>在</b>DSP<b class='flag-5'>上</b><b class='flag-5'>實(shí)現(xiàn)</b>DDR2 PCB布局布線

    基于 DSP5509 進(jìn)行數(shù)字圖像處理中 Sobel 算子邊緣檢測(cè)的硬件連接電路圖

    以下是基于 DSP5509 進(jìn)行數(shù)字圖像處理中 Sobel 算子邊緣檢測(cè)的硬件設(shè)計(jì)方案: 一、總體架構(gòu) 圖像采集:使用合適的圖像傳感器,如 CMOS 傳感器,通過相應(yīng)的接口(如 SPI、I2C 等
    發(fā)表于 09-25 15:25

    優(yōu)化 FPGA HLS 設(shè)計(jì)

    減少錯(cuò)誤并更容易調(diào)試。然而,經(jīng)常出現(xiàn)的問題是性能權(quán)衡。高度復(fù)雜的 FPGA 設(shè)計(jì)中實(shí)現(xiàn)高性能需要手動(dòng)優(yōu)化 RTL 代碼,而這對(duì)于HLS開發(fā)環(huán)境生成的 RTL 代碼來說是不可能的。然而,存在一些解決方案
    發(fā)表于 08-16 19:56

    摩爾線程攜手智源研究院完成基于Triton的大模型算子庫(kù)適配

    里,即成功完成了近60個(gè)算子的功能驗(yàn)證,精度符合交付標(biāo)準(zhǔn),并實(shí)現(xiàn)對(duì)Bert-large模型的全面支持。FlagGems算子庫(kù)摩爾線程MUSA架構(gòu)
    的頭像 發(fā)表于 08-02 11:06 ?1424次閱讀

    一種HLS中插入HDL代碼的方式

    很多人都比較反感用C/C++開發(fā)(HLS)FPGA,大家第一拒絕的理由就是耗費(fèi)資源太多。但是HLS也有自己的優(yōu)點(diǎn),除了快速構(gòu)建算法外,還有一個(gè)就是接口的生成,尤其對(duì)于AXI類接口,按照標(biāo)準(zhǔn)語(yǔ)法就可以很方便地生成相關(guān)接口。
    的頭像 發(fā)表于 07-16 18:01 ?1445次閱讀
    一種<b class='flag-5'>在</b><b class='flag-5'>HLS</b>中插入HDL代碼的方式