設(shè)計(jì)之前先了解基本知識和工作原理

概述：SPI（Serial Perripheral Interface），中文是串行外圍設(shè)備接口，由Motorola 公司開發(fā)并推出的一種串行通訊接口，一般主要應(yīng)用在MCU和外圍設(shè)備之間的通訊，廣泛應(yīng)用在Flash，模數(shù)轉(zhuǎn)換器，通訊模塊等外圍芯片或者模塊與MCU之間的通訊。

特點(diǎn)：高速（1.受限于最大時(shí)鐘頻率2.受限于CPU處理SPI數(shù)據(jù)的能力；3受限于PCB走線）；

全雙工（兩個數(shù)據(jù)線可以同時(shí)收發(fā)）；

主從模式（既可當(dāng)主機(jī)又可當(dāng)從機(jī)工作）；

提供頻率可編程時(shí)鐘；

接口：SCK： Serial Clock，作用是主設(shè)備往從設(shè)備傳輸時(shí)鐘信號，控制數(shù)據(jù)交換及速率;

SS/CS:Slave Select/Chip Select，用于主設(shè)備片選從設(shè)備，由主設(shè)備控制；

SDO/MOSI:Serial Data Output/Master Out Slave In，作用是SPI設(shè)備發(fā)送數(shù)據(jù);

SDI/MISO： Serial Data Input/Master In Slave Out，作用是SPI設(shè)備接收數(shù)據(jù);

工作模式：有四種工作模式，工作模式是根據(jù)CPOL和CPHA邏輯配置而定的。

SPI主模塊和與之通信的外設(shè)備時(shí)鐘相位和極性應(yīng)該一致。

時(shí)鐘極性CPOL（Clock POLarity）：配置為0時(shí)SPI總線空閑為低電平，配置為1時(shí)SPI

總線空閑為高電平；

時(shí)鐘相位CPHA（Clock PHAse）：配置為0時(shí)在SCK第一個跳變沿采樣（上升或下降），

配置為1時(shí)在SCK第二個跳變沿采樣（上升或下降）；

工作模式0：當(dāng)CPHA=0、CPOL=0時(shí)

工作模式1：當(dāng)CPHA=1、CPOL=0時(shí)

工作模式2：當(dāng)CPHA=0、CPOL=1時(shí)

工作模式3：當(dāng)CPHA=1、CPOL=1時(shí)

硬件電路設(shè)計(jì)

系統(tǒng)物理連接：SCK—SCK SDO/MOSI—SDI/MISO SS/CS—SS/CS

實(shí)際電路設(shè)計(jì)：

1.信號線和時(shí)鐘線串電阻：終端阻抗匹配：高速信號一般在電路的終端串接小電阻用于阻抗的匹配，TTL

信號阻抗約13，串接33Ω即可，防信號完整性問題；

過ESD測試：用于過ESD測試；

接口防護(hù)：當(dāng)信號線連接外部接口時(shí)，在接插件拔插瞬間可能會有高壓，串接電阻可保護(hù)IO；

2. 片選信號：是否要接上拉電阻或者下拉電阻，看具體規(guī)格書要求；

3. 線能粗則粗，能短則短。減小線路寄生電容，電感（走線長度小于波長的20分之一，最長不要超過75cm;

4. 可以走弧形線就走弧形線；

5. 嚴(yán)格用地包絡(luò)屏蔽；

6. 如果要求嚴(yán)格的話，可以把時(shí)鐘線和數(shù)據(jù)線分開；

信號測試：

1.高低電平值；

2.最大和最新的過沖；

3.正回沖和負(fù)回沖；
編輯：lyn