有趣的武功值得一生來修煉，看家的本領(lǐng)卻需要修煉一生；

“雙劍合璧”這種武功，愿意用一生修煉，也需要修煉一生；

左手全真劍法，右手玉女劍法，白衣似雪，來去如風(fēng)，恩怨情仇，一劍成空，這是江湖俠客的豪情；

左手仿真驗證，右手BUG調(diào)試；雙劍合璧，編譯運行，披星戴月，調(diào)試波形，這是IC打工人的宿命；

01

IC打工人絕大部分時間，不論是仿真驗證，還是BUG調(diào)試，每天離不開都是VCS，Verdi等等這些EDA工具；

真正是，為IC奮斗一生，這些技能也修煉一生；

掌握這些EDA工具是每一個IC打工人繞不過去的基本功；

金庸大俠的《神雕俠侶》對雙劍合璧如此描述，“兩招名稱相同，招式卻是大異，一招是全真劍法的厲害劍招，一招是玉女劍法的險惡家數(shù)，雙劍合璧，威力立時大得驚人。楊過與小龍女靈犀暗通，金輪法王更難抵御?！庇纱丝梢婋p劍合璧的威力；

VCS主要用于代碼仿真，verdi主要用于代碼調(diào)試，缺一不可，必須雙劍合璧，才能發(fā)揮最大的功效。雙劍合璧，天下無敵。

VCS如同全真劍法，verdi亦如同玉女劍法，二者同使，才打通IC前端工程師的任督二脈，達(dá)到人劍合一的境界。

除了VCS和verdi，這種數(shù)字芯片前端工程師常用工具的之外，還有幾十種不同EDA工具貫通整個芯片開發(fā)的整個階段。

離開了這些EDA工具，芯片設(shè)計就是“無源之水，無根之木”。

02

像芯片工程師這樣優(yōu)秀的人，本該燦爛過一生，但是對EDA工具修煉不精，還要在人海里浮沉；

就像手機(jī)對于現(xiàn)代人的影響一樣，現(xiàn)代人離不開手機(jī)帶來的通信便利和信息流的輸入。芯片打工人也離不開EDA工具支撐的IC研發(fā)體系。芯片工程師花費在每天時間花費在和各種EDA工具的輸入輸出和交互上，這個是芯片打工人的日常；

曾經(jīng)世上沒有EDA工具，集成電路出現(xiàn)后，集成的規(guī)模越來越大，當(dāng)人的腦和手再也不能手工通過圖紙來安排那么多的晶體管，于是硬件描述語言和EDA工具就應(yīng)運而生；硬件語言來描述的電路，然后通過EDA工具的來將語言轉(zhuǎn)換成電路，同時驗證電路的正確性，集成電路芯片就被設(shè)計的越來越復(fù)雜；

集成電路規(guī)模的不斷增長是人類對更復(fù)雜芯片永無止境的需求驅(qū)動；

但是在技術(shù)層面：依靠三個方面的不斷演進(jìn)，人類才能第一次制造基于復(fù)雜度和藝術(shù)性于一身的成果 —芯片

首先是工藝進(jìn)步：摩爾定律里面，18個月芯片集成度翻一倍，可以在更小的尺寸上集成更多的電路門；

其次是設(shè)計方法：IP 復(fù)用等SOC設(shè)計方法，不用從頭開始設(shè)計每一個門，基于IP復(fù)用的設(shè)計可以讓設(shè)計者方便的集成更多的IP，不用所有廠商的都重復(fù)輪子，浪費時間和精力；

最后是EDA工具：EDA工具支撐更復(fù)雜的設(shè)計的思想能夠得到實現(xiàn)；各種EDA工具伴隨芯片仿真，驗證，調(diào)試，綜合，布局，布線，檢查，功耗評估等等；

芯片設(shè)計的每個環(huán)節(jié)都離不開EDA工具的參與；

03

芯片規(guī)模越來越大，EDA工具的各個流程需要的時間變得更長，目前的芯片設(shè)計出億門或者十億門級別規(guī)模的設(shè)計也不鮮見；如果設(shè)計十億億門級別的SOC，做時序的布局布線后時序仿真的時間就非常的長；同時如果做后端的仿真，同時讓這10億個門同時都運行起來，還有每個時間（根據(jù)timescale，可以是1ns也可以是1ps）計算一次所有10億個門的狀態(tài)，這個所需要的計算資源，無論是CPU還是內(nèi)存等都是非常龐大的；這個仿真驗證時間也是非常之長，肯定會讓驗證工程師等待到懷疑人生。

目前EDA工具主要部署在企業(yè)的的私有云上，畢竟放自己家里，心里安全。

將芯片項目移到公有云上來運行，肯定能夠有效的加速這些應(yīng)用，云計算的可擴(kuò)展，彈性部署對于芯片設(shè)計流程中耗費計算資源的任務(wù)非常適合，但是EDA上云面臨一個核心問題就是—安全性；

中國芯片設(shè)計公司，很難把所有家當(dāng)都放到公有云上，原因顯而易見，所有公司都對公有云能否有效保護(hù)芯片公司的核心數(shù)據(jù)有一些擔(dān)心。

對于芯片設(shè)計流程中的非關(guān)鍵數(shù)據(jù)，但是對服務(wù)器性能要求較高的場景，可能是一個突破口。

例如前文所說：芯片的后仿，大型芯片的后仿，需要帶SDF時序文件的反標(biāo)，EDA工具要計算每個門在每個時刻的當(dāng)時的狀態(tài)，要把這幾十億個門都計算一遍，非常耗費處理器的資源。

后仿網(wǎng)表相比代碼等數(shù)據(jù)，其敏感級別下降了，因為分析這些門級的電路反推電路設(shè)計本身難度是很大的。

通過一些中間數(shù)據(jù)版本，可以是網(wǎng)表，SIMV等編譯程序放到服務(wù)器上，而不能倒推回設(shè)計源文件的中間形態(tài)，可能是芯片企業(yè)IC研發(fā)的部分流程上云的一個突破口。

所以這種企業(yè)云編譯，公有云來仿真運行，是有云上EDA推廣的基礎(chǔ)；畢竟能夠縮短迭代的時間，降低對企業(yè)私有云IT業(yè)務(wù)的負(fù)載，可能是另一種“混合云”的方式。

完全的芯片業(yè)務(wù)上公有云，這個理念的推廣，難度還是很大的。

云上EDA，既有需求又有顧慮。

矛盾對立統(tǒng)一。

04

EDA工具，電子設(shè)計自動化。

有人肯定會問？電子設(shè)計都自動化了，還那么要工程師干什么么？

難道那么多芯片打工人的996的時間都白耗費在里面了。

實際真正的主宰是芯片打工人，而EDA只是輔助工具；

但是未來有了AI的加入，是不是還是這樣，那就不太好說。

去年，google發(fā)布了一篇文章《Chip Placement with DeepReinforcement Learning》，用AI人工智能的方式，來做芯片的布局、

總體來看，谷歌這項新研究提出了一種基于深度強(qiáng)化學(xué)習(xí)的芯片布局方法，并且能在6小時內(nèi)完成人類專家需要幾周才能完成的設(shè)計。

這項工作只是優(yōu)化領(lǐng)域自適應(yīng)策略的一個例子，可以擴(kuò)展到芯片設(shè)計過程的其他階段，如體系結(jié)構(gòu)和邏輯設(shè)計、綜合和設(shè)計驗證等等。

google的這篇文章，毫無疑問，只是完成的芯片設(shè)計漫長流程的一小步，placement。

和自媒體口中的人工智能可以自動設(shè)計芯片不是一回事。

但是，誰也不能否認(rèn)，這個研究打開了這個領(lǐng)域的一扇窗口。

他證明了AI在某個方面可能做的比人工專家做的更好。

05

想象一下，未來AI參與到芯片設(shè)計后的場景。

基于AI的工具輸入網(wǎng)表后，是否可以網(wǎng)表直接交付到布局布線后的GDS？

直接提交代碼設(shè)計和參考模型后，基于AI的工具輸出代碼設(shè)計（DUT）和參考模型（reference model）的驗證結(jié)果及覆蓋率報告？

這就是另外一些充滿想象力故事。

從技術(shù)角度看，卻不是僅僅是想象。

這些是有可能的技術(shù)實現(xiàn)途徑的。

只是這個時間是5年，還是10年，還是更長的時間，就需要需要實踐來證明了。

但是使用未來EDA工具的IC打工人，會不會被AI替代？

目前來看，還言之甚早，大概率可以從普通繁重的工作中釋放出來，可以構(gòu)建更復(fù)雜的芯片。

就像EDA工具誕生時的使命，替代工程師手工來畫那些門級電路。

10年之后，這些EDA工具能否進(jìn)化出新的形式，值得期待；但是無論是上云，還是AI，都是能極大縮短芯片的迭代時間，縮短芯片的開發(fā)周期，向軟件開發(fā)靠齊。

但是對于芯片打工人來說，續(xù)寫和EDA工具那些愛恨交織的故事。

致力于PPA（power，performance，area）的追求。

使命從未改變。

參考文獻(xiàn)：

《Chip Placement with Deep ReinforcementLearning》

編輯：jq