99精品伊人亚洲|最近国产中文炮友|九草在线视频支援|AV网站大全最新|美女黄片免费观看|国产精品资源视频|精彩无码视频一区|91大神在线后入|伊人终合在线播放|久草综合久久中文

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會(huì)員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

詳解Vivado與Modelsim關(guān)聯(lián)方法及器件庫編譯

FPGA之家 ? 來源:博客園 ? 作者:A風(fēng)箏 ? 2021-04-15 10:10 ? 次閱讀
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

一、在vivado中設(shè)置modelsim(即第三方仿真工具)的安裝路徑。在vivado菜單中選擇“Tools”——》“Options.。。”,選擇“General”選項(xiàng)卡,將滾動(dòng)條拉倒最底部,在“QuestaSim/ModelSim install path”欄中輸入或選擇modelsim工具的安裝路徑,如圖1所示。

b26d950c-9d13-11eb-8b86-12bb97331649.jpg

圖1 設(shè)置modelsim的安裝路徑 二、器件庫編譯。首先,在modelsim安裝路徑中新建一個(gè)名為vivado2014_lib的文件夾(路徑和文件名可改),如圖2所示。

b284283a-9d13-11eb-8b86-12bb97331649.jpg

圖2 在modelsim安裝路徑下新建vivado2014_lib文件夾 接著選擇vivado菜單“Tools”——》“Compile Simulation Libraries.。?!泵?,如圖3所示。

b30b1b1a-9d13-11eb-8b86-12bb97331649.png

圖3 選擇“Compile Simulation Libraries.。。”命令

在彈出的對話框中設(shè)置器件庫編譯參數(shù),仿真工具“Simulator”選為ModelSim,語言“Language”、庫“Library”、器件家族“Family”都為默認(rèn)設(shè)置All(當(dāng)然也可以根據(jù)自己的需求進(jìn)行設(shè)置),然后在“Compiled library location”欄設(shè)置編譯器件庫的路徑,這里選前面新建的vivado2014_lib文件夾,此外在“Simulator executable path”欄設(shè)置modelsim執(zhí)行文件的路徑,其他參數(shù)默認(rèn),如圖4所示。

b335d986-9d13-11eb-8b86-12bb97331649.jpg

圖4 設(shè)置器件庫編譯參數(shù)

設(shè)置好參數(shù)后點(diǎn)擊“Compile”按鈕開始器件庫的編譯。圖5所示為正在編譯器件庫的過程中。器件庫編譯結(jié)束后給出編譯報(bào)告,從報(bào)告中看出0個(gè)警告和0個(gè)錯(cuò)誤,如圖6所示。

b35e35ca-9d13-11eb-8b86-12bb97331649.jpg

圖5 正在編譯器件庫的過程中

b3a151fc-9d13-11eb-8b86-12bb97331649.jpg

圖6 器件庫

編譯結(jié)束后產(chǎn)生編譯報(bào)告 打開modelsim安裝路徑下的vivado2014_lib文件夾,便可以看到已經(jīng)產(chǎn)生了器件庫,如圖7所示。

b3af1d1e-9d13-11eb-8b86-12bb97331649.jpg

圖7 已在vivado2014_lib文件夾中生成器件庫

三、在vivado中關(guān)聯(lián)了modelsim軟件和編譯器件庫之后,就可以在vivado中調(diào)用modelsim軟件對設(shè)計(jì)進(jìn)行仿真了。

不過,在對每一個(gè)新建的工程設(shè)計(jì)進(jìn)行仿真時(shí)需要進(jìn)行一些設(shè)置。選擇vivado菜單“Flow”——》“Simulation Settings.。?!泵罨螯c(diǎn)擊流程向?qū)е羞x擇“Simulation Settings.。?!泵睿謩e如圖8和圖9所示。

b3c1b898-9d13-11eb-8b86-12bb97331649.jpg

圖8 從菜單選擇“Simulation Settings.。?!泵?/p>

b3e30e80-9d13-11eb-8b86-12bb97331649.png

圖9 從流程向?qū)е羞x擇“Simulation Settings.。?!?span style="text-indent:2em;">命令

在彈出的對話框中,設(shè)置仿真工具為modelsim、仿真語言為verilog或VHDL或混合,當(dāng)設(shè)計(jì)中用到vivado中自帶的仿真工具時(shí),還要指定器件庫的路徑,如圖10所示。關(guān)于仿真的其他參數(shù)在這里就不作介紹了。

b3f2ffd4-9d13-11eb-8b86-12bb97331649.jpg

圖10 設(shè)置仿真參數(shù)

設(shè)置好仿真參數(shù)后,如果設(shè)計(jì)文件和仿真文件也準(zhǔn)備好,那么就可以開始對設(shè)計(jì)的功能進(jìn)行仿真了。選擇菜單“Flow”——》“Run Simulation”——》選相應(yīng)的仿真類型或點(diǎn)擊流程向?qū)е械摹癛un Simulation”——》選相應(yīng)的仿真類型進(jìn)行仿真,如圖11所示。

b400a792-9d13-11eb-8b86-12bb97331649.png

圖11 選擇相應(yīng)的仿真類型進(jìn)行仿真
編輯:lyn

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報(bào)投訴
  • ModelSim
    +關(guān)注

    關(guān)注

    5

    文章

    174

    瀏覽量

    48112
  • Vivado
    +關(guān)注

    關(guān)注

    19

    文章

    835

    瀏覽量

    68745

原文標(biāo)題:Vivado與Modelsim關(guān)聯(lián)方法及器件庫編譯

文章出處:【微信號:zhuyandz,微信公眾號:FPGA之家】歡迎添加關(guān)注!文章轉(zhuǎn)載請注明出處。

收藏 人收藏
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

    評論

    相關(guān)推薦
    熱點(diǎn)推薦

    Vivado無法選中開發(fā)板的常見原因及解決方法

    對應(yīng)的器件信息和約束文件(XDC),大大簡化工程初始化流程。然而,在某些情況下,我們可能會(huì)發(fā)現(xiàn) Vivado 的界面中無法選中目標(biāo)開發(fā)板,導(dǎo)致只能手動(dòng)選擇器件。那么,遇到這種情況該如何處理呢?
    的頭像 發(fā)表于 07-15 10:19 ?408次閱讀
    <b class='flag-5'>Vivado</b>無法選中開發(fā)板的常見原因及解決<b class='flag-5'>方法</b>

    達(dá)夢數(shù)據(jù)常用管理SQL命令詳解

    達(dá)夢數(shù)據(jù)常用管理SQL命令詳解
    的頭像 發(fā)表于 06-17 15:12 ?529次閱讀
    達(dá)夢數(shù)據(jù)<b class='flag-5'>庫</b>常用管理SQL命令<b class='flag-5'>詳解</b>

    AMD Vivado Design Suite 2025.1現(xiàn)已推出

    AMD Vivado Design Suite 2025.1 現(xiàn)已推出,支持 AMD Spartan UltraScale+ 和新一代 Versal 器件。這一最新版本還新增了多項(xiàng)功能,可顯著提升 Versal SSIT 器件
    的頭像 發(fā)表于 06-16 15:16 ?536次閱讀

    如何使用One Spin檢查AMD Vivado Design Suite Synth的結(jié)果

    本文講述了如何使用 One Spin 檢查 AMD Vivado Design Suite Synth 的結(jié)果(以 Vivado 2024.2 為例)。
    的頭像 發(fā)表于 05-19 14:22 ?499次閱讀
    如何使用One Spin檢查AMD <b class='flag-5'>Vivado</b> Design Suite Synth的結(jié)果

    一文詳解Vivado時(shí)序約束

    Vivado的時(shí)序約束是保存在xdc文件中,添加或創(chuàng)建設(shè)計(jì)的工程源文件后,需要?jiǎng)?chuàng)建xdc文件設(shè)置時(shí)序約束。時(shí)序約束文件可以直接創(chuàng)建或添加已存在的約束文件,創(chuàng)建約束文件有兩種方式:Constraints Wizard和Edit Timing Constraints,在綜合后或?qū)崿F(xiàn)后都可以進(jìn)行創(chuàng)建。
    的頭像 發(fā)表于 03-24 09:44 ?3512次閱讀
    一文<b class='flag-5'>詳解</b><b class='flag-5'>Vivado</b>時(shí)序約束

    精密空調(diào)操作使用方法詳解

    精密空調(diào)操作使用方法詳解
    的頭像 發(fā)表于 02-10 14:44 ?996次閱讀
    精密空調(diào)操作使用<b class='flag-5'>方法</b><b class='flag-5'>詳解</b>

    每次Vivado編譯的結(jié)果都一樣嗎

    很多FPGA工程師都有這種困惑,Vivado每次編譯的結(jié)果都一樣嗎? 在AMD官網(wǎng)上,有這樣一個(gè)帖子: Are Vivado results repeatable for identical
    的頭像 發(fā)表于 11-11 11:23 ?1227次閱讀
    每次<b class='flag-5'>Vivado</b><b class='flag-5'>編譯</b>的結(jié)果都一樣嗎

    使用modelsim時(shí)的問題分析

    仿真對于FPGA設(shè)計(jì)來說至關(guān)重要,我們經(jīng)常使用modelsim來進(jìn)行功能仿真或者時(shí)序仿真,這樣就需要將modelsim和設(shè)計(jì)軟件(quartus ii)聯(lián)系起來,下面是設(shè)計(jì)者在使用modelsim時(shí)可能會(huì)遇到的問題。
    的頭像 發(fā)表于 10-24 18:15 ?1736次閱讀
    使用<b class='flag-5'>modelsim</b>時(shí)的問題分析

    Vivado使用小技巧

    有時(shí)我們對時(shí)序約束進(jìn)行了一些調(diào)整,希望能夠快速看到對應(yīng)的時(shí)序報(bào)告,而又不希望重新布局布線。這時(shí),我們可以打開布線后的dcp,直接在Vivado Tcl Console里輸入更新后的時(shí)序約束。如果調(diào)整
    的頭像 發(fā)表于 10-24 15:08 ?1003次閱讀
    <b class='flag-5'>Vivado</b>使用小技巧

    淺談Vivado編譯時(shí)間

    隨著FPGA規(guī)模的增大,設(shè)計(jì)復(fù)雜度的增加,Vivado編譯時(shí)間成為一個(gè)不可回避的話題。尤其是一些基于SSI芯片的設(shè)計(jì),如VU9P/VU13P/VU19P等,布局布線時(shí)間更是顯著增加。當(dāng)然,對于一些設(shè)計(jì)而言,十幾個(gè)小時(shí)是合理的。但我們依然試圖分析設(shè)計(jì)存在的問題以期縮短
    的頭像 發(fā)表于 09-18 10:43 ?2241次閱讀
    淺談<b class='flag-5'>Vivado</b><b class='flag-5'>編譯</b>時(shí)間

    ad怎么把原理圖和pcb相關(guān)聯(lián)

    在Altium Designer(簡稱AD)中,將原理圖和PCB相關(guān)聯(lián)是一個(gè)重要的設(shè)計(jì)步驟,它確保了從邏輯設(shè)計(jì)到物理實(shí)現(xiàn)的順利過渡。以下是實(shí)現(xiàn)原理圖和PCB相關(guān)聯(lián)的步驟: 一、分配元件封裝 檢查并
    的頭像 發(fā)表于 09-02 16:34 ?1.4w次閱讀

    linux開發(fā)板如何編譯curl

    在Linux開發(fā)板上編譯 curl 通常涉及到幾個(gè)步驟,包括準(zhǔn)備開發(fā)環(huán)境、下載源代碼、配置編譯選項(xiàng)以及執(zhí)行編譯和安裝過程。以下是一個(gè)基本的指南,幫助你在Linux開發(fā)板上
    的頭像 發(fā)表于 08-30 15:33 ?1407次閱讀

    linux驅(qū)動(dòng)程序的編譯方法是什么

    Linux驅(qū)動(dòng)程序的編譯方法主要包括兩種: 與內(nèi)核一起編譯編譯成獨(dú)立的內(nèi)核模塊 。以下是對這兩種方法的介紹: 一、與內(nèi)核一起
    的頭像 發(fā)表于 08-30 14:46 ?1246次閱讀

    linux驅(qū)動(dòng)程序的編譯方法有哪兩種

    Collection)或其他C/C++編譯器來編譯源代碼文件。這種方法較為原始,需要開發(fā)者手動(dòng)指定編譯器選項(xiàng)、包含路徑、文件等。然而,在
    的頭像 發(fā)表于 08-30 14:39 ?1532次閱讀

    MD18624N功率驅(qū)動(dòng)器件規(guī)格書詳解

    電子發(fā)燒友網(wǎng)站提供《MD18624N功率驅(qū)動(dòng)器件規(guī)格書詳解.pdf》資料免費(fèi)下載
    發(fā)表于 08-27 11:44 ?4次下載