99精品伊人亚洲|最近国产中文炮友|九草在线视频支援|AV网站大全最新|美女黄片免费观看|国产精品资源视频|精彩无码视频一区|91大神在线后入|伊人终合在线播放|久草综合久久中文

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

剖析正交匹配追蹤算法的優(yōu)化設(shè)計與FPGA實現(xiàn)

電子工程師 ? 來源:《電子技術(shù)應(yīng)用》 ? 作者:莫禹鈞 柏正堯 黃 ? 2021-04-08 13:28 ? 次閱讀
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

0 引言

2006年,CANDES D E等人提出了壓縮感知(Compressed Sensing,CS)理論[1],CS理論利用與表達(dá)基不相干的觀測矩陣,以低于奈奎斯特的采樣速率非自適應(yīng)地采樣可稀疏表示的信號,得到低維的離散信息矢量,該信息矢量包含了原始信號的全部信息,然后通過非線性重建算法完美地重建信號。

壓縮感知理論主要包含了三大核心部分:信號的稀疏表示、測量矩陣的構(gòu)造和信號重構(gòu)算法的設(shè)計。在壓縮感知理論的三個核心問題中,如何設(shè)計并用硬件實現(xiàn)根據(jù)離散信息樣點(diǎn)準(zhǔn)確重構(gòu)原始信號的行之有效的算法是該理論中較為重要的一環(huán)。目前,壓縮感知信號重構(gòu)算法主要分為兩類:基于凸松弛的優(yōu)化算法,如基追蹤(Basis Pursuit,BP)算法;

基于貪婪迭代的匹配追蹤算法,如OMP算法[2]。這兩類算法各有優(yōu)缺點(diǎn):凸松弛算法具有很好的魯棒性,然而由于需要將求解問題轉(zhuǎn)化為線性規(guī)劃問題,計算量大,信號重構(gòu)效率低;貪婪算法雖然不具有強(qiáng)保證性,但實現(xiàn)簡單,重構(gòu)效率高,在工程應(yīng)用中得到廣泛使用[3]。

首次對壓縮感知恢復(fù)算法進(jìn)行VLSI設(shè)計是在參考文獻(xiàn)[4]中,而之后,有文獻(xiàn)進(jìn)行優(yōu)化設(shè)計。參考文獻(xiàn)[5]根據(jù)OMP算法必須按照特定順序執(zhí)行這一特征,采用資源復(fù)用技術(shù),提高了資源利用率。參考文獻(xiàn)[6]設(shè)計了一個快速求逆平方根算法,在矩陣分解部分采用QR算法。參考文獻(xiàn)[7]對OMP算法進(jìn)行優(yōu)化,減少了計算延時。參考文獻(xiàn)[8]同時進(jìn)行了OMP算法和AMP算法的VLSI設(shè)計。本文先對OMP算法進(jìn)行理論分析,然后對OMP算法進(jìn)行改進(jìn),通過增加一個閾值來減少乘法運(yùn)算次數(shù),使運(yùn)算速度更快。在矩陣分解部分采用ACD方法避免開方運(yùn)算,同時在硬件實現(xiàn)上也進(jìn)行了相應(yīng)的優(yōu)化。仿真結(jié)果驗證了設(shè)計的可行性。

1 OMP算法

1.1 基本OMP算法

在壓縮感知中,原始信號x的稀疏度為k,觀測矢量y是所采集的數(shù)據(jù),y可通過測量矩陣Φ與x相乘而得。本設(shè)計的目的是在已知y和Φ的前提下恢復(fù)出x。OMP算法主要分為兩部分,即尋找稀疏矢量中非零元素的位置和計算非零元素的值。

在OMP算法中殘差r是一個很關(guān)鍵的參數(shù),殘差是通過當(dāng)前選取的列向量和原始信號的線性組合不能對壓縮測量值進(jìn)行表示的部分。

1.2 改進(jìn)OMP算法

令原始信號x的稀疏度為k,測量矩陣Φ大小為M×N,那么y為M維的離散信息矢量。本文提出一種新的方法,即加閾值法,通過添加一個閾值來減少乘法運(yùn)算次數(shù),閾值定為內(nèi)積和的平均值的α倍,內(nèi)積小于閾值的那些列在下一次迭代中不再求內(nèi)積。每次迭代計算后都要對閾值進(jìn)行更新。信號估計的均方誤差隨著α的增大而增大,當(dāng)α為0時均方誤差最小。改進(jìn)的OMP算法步驟如下:

6356652168871000001521054.gif

6356652171385200005385437.gif

2 計算步驟

本文利用硬件實現(xiàn)重構(gòu)長度N=256、稀疏度k=8的原始信號,觀測矢量長度M=64。

改進(jìn)后的OMP算法可分為4個模塊。第1個模塊對應(yīng)重建過程的第(1)和第(2)步,也就是在剩余列的集

6356652173749200005384317.gif

中尋找對殘差貢獻(xiàn)最大的列為最匹配原子。

第2個模塊對應(yīng)重建過程的第(3)步,即計算新殘差,為下次迭代做準(zhǔn)備。

第3個模塊對應(yīng)重建過程的第(4)和第(5)步,即計算新的閾值并除去剩余列的集

6356652176521800009982774.gif

中和殘差求內(nèi)積小于閾值的列。求閾值前要先求內(nèi)積的平均值。第t次迭代的內(nèi)積平均值可用以下公式計算:

6356652179125100004473924.gif

為解決對Φ的列的定位問題,用一個256位的標(biāo)志位來追蹤Φ的列,標(biāo)志位的第i位對應(yīng)Φ的第i列。在第i列和殘差求內(nèi)積后,下一個時鐘和殘差求內(nèi)積的就是下一個標(biāo)志位為非零所對應(yīng)的列,跳過標(biāo)志位為零對應(yīng)的列。開始前先把標(biāo)志位的每一位全部初始化成1,在每一次迭代之后對標(biāo)志位進(jìn)行更新。

第4個模塊對應(yīng)重構(gòu)過程的第(7)步,求解非零元素的值,即解決最小二乘問題。對于這類運(yùn)算一般用Moore-Penrose偽逆的方法求解:

6356652182896000004892167.gif

求出C的逆矩陣后,就可以求得原始信號的估計:

6356652184855200008506623.gif

由于OMP算法的迭代性質(zhì),4個模塊是不能并行執(zhí)行的,只能每個模塊依次執(zhí)行。

3 硬件設(shè)計

硬件電路主要由以上4個模塊組成,分為兩個部分。整體硬件電路如圖1所示。

o4YBAGBuk3KAV2mfAACxnHMEU2s044.png

首先用觀測矢量y對殘差r進(jìn)行初始化。y用寄存器組存儲,而觀測矩陣Φ用多個RAM存儲,這樣就能在一個時鐘內(nèi)讀出y的所有值和Φ的一列值。數(shù)據(jù)用24位定點(diǎn)數(shù)表示,10位整數(shù),14位小數(shù)。設(shè)計64個24位乘法器并行工作來求內(nèi)積,然后找到內(nèi)積最大值來更新

6356652190670900005707599.gif

。矩陣

6356652192624000005808729.gif

的大小變化從N×1~N×8。

每次迭代后會把Φ中和殘差內(nèi)積小于閾值的列過濾掉,根據(jù)式(9)、(10)和(11),剩余列的集中的每一列和殘差的內(nèi)積都送到累加器進(jìn)行求和,然后通過求內(nèi)積平均值求得閾值。閾值參數(shù)α設(shè)置為一個常數(shù)。

256位標(biāo)志位作為Φ的地址尋址,標(biāo)志位每一位對應(yīng)Φ每一列,初始化為所有位為1。每次迭代后對標(biāo)志位進(jìn)行更新,把Φ中和殘差內(nèi)積小于閾值的列所對應(yīng)的標(biāo)志位賦為零,否則保持為1。然后在下一次迭代時跳過標(biāo)志位為零所對應(yīng)的Φ的列,也就是直接用下一個非零標(biāo)志位所對應(yīng)的列與殘差進(jìn)行求內(nèi)積。通過把標(biāo)志位的前32位送到一個32位前導(dǎo)零計算器可以找出下一個非零位。

在尋找非零元素位置的部分迭代8次后,就開始計算非零元素的值。首先要計算矩陣

6356652198928900001562405.gif

可通過以下等式計算:

6356652200197600009844744.gif

此處復(fù)用之前的64個乘法器。C是一個對稱矩陣,所以只需要計算C的對角線上8個元素和對角線下半部(或上半部)的28個元素。

然后要對C進(jìn)行交替的柯列斯基分解,矩陣分解要求出下三角矩陣L和對角矩陣D。從式(13)和(14)可以看出,L和D是相互依存的,必須以特定的順序計算。本設(shè)計中稀疏度k=8,L和D可以按照圖2箭頭所指順序計算。設(shè)計7個乘法器并行計算D中的元素,那么每計算一個元素需要一個時鐘周期。計算D-1時采用參考文獻(xiàn)[9]的方法進(jìn)行除法運(yùn)算。由于L的同一列的各個元素并不是相互依存的,所以求L的每一列值都設(shè)計為并行計算各個元素,那么每一列的計算只需要一個時鐘周期。

o4YBAGBuk4yALcw4AABx3IGB72c747.png

矩陣L的求逆需要迭代進(jìn)行,如式(18):

6356652205299200003715136.gif

由于L的逆矩陣的各列的各個元素是相互依存的,所以列和列可以并行運(yùn)算,每一列要按照特定的順序運(yùn)算,那么計算L-1需要7個時鐘周期。

求C-1=(L-1)T×D-1×L-1時可以先求A=(L-1)T×D-1,然后再計算C-1=A×L-1。

4 仿真及結(jié)果分析

考慮到兩個模塊的最大運(yùn)行頻率不一樣,本設(shè)計在尋找非零元素部分采用85 MHz的時鐘,在求解非零元素值部分采用65 MHz的時鐘。為了進(jìn)行更好的對比,在MATLAB上用相同的算法、測量矩陣和觀測矢量來重構(gòu)原始估計值。當(dāng)α=0.25時,軟件和硬件的重構(gòu)結(jié)果進(jìn)行歸一化后的對比如圖3所示。

pIYBAGBuk5yAA77kAADI02TWj-8179.png

當(dāng)α取值為零時,尋找非零元素部分共需要2 100個時鐘周期,而僅僅是計算內(nèi)積就需要256×8=2 048個時鐘周期,計算非零元素部分共需要110個時鐘周期,總的重構(gòu)時間為26.40 μs。當(dāng)α取值為0.25時,計算內(nèi)積所需減少到約1 300個時鐘周期,總的重構(gòu)時間減少到約16.99 μs。在相同條件下,參考文獻(xiàn)[7]重構(gòu)時間為17.61 μs。而在參考文獻(xiàn)[4]中,測量矩陣維數(shù)為32×128,觀測向量維數(shù)為32×1,原始信號的稀疏度為5,總的重構(gòu)時間就需要24 μs。

但是改進(jìn)OMP算法歸一化誤差會隨著α的增大而增大,當(dāng)α取值為零時,歸一化均方誤差為0.001 5,取α=0.25時,歸一化均方誤差增加到0.007 1。

5 結(jié)論

本文采用一種閾值法,使得OMP恢復(fù)算法的求內(nèi)積次數(shù)大大減少,從而縮短了信號重構(gòu)所需要的時間,提高了恢復(fù)速率。同時,本文在硬件結(jié)構(gòu)設(shè)計上也進(jìn)行了一些優(yōu)化,較好地平衡了占用資源和運(yùn)算時間。本設(shè)計采用VHDL對改進(jìn)的OMP算法進(jìn)行了RTL級描述,在Quartus II上針對Altera公司的Cyclone II EP2C70F672C6進(jìn)行設(shè)計和仿真,結(jié)果表明信號能夠以更少的重構(gòu)時間較好地恢復(fù)。

參考文獻(xiàn)

[1] DONOHO D L.Compressed sensing[J].Information Theory,IEEE Trans. on,2006,52(4):1289-1306.

[2] TROPP J A,GILBERT A C.Signal recovery from random measurements via orthogonal matching pursuit[J].Information Theory,IEEE Trans.on,2007,53(12):4655-4666.

[3] 趙貽玖.稀疏模擬信號壓縮采樣與重構(gòu)算法研究[D].成都:電子科技大學(xué),2012.

[4] SEPTINUS A,STEINBERG R.Compressive sampling hardware reconstruction[C].Circuits and Systems(ISCAS),Proc.of 2010 IEEE International Symposium on.IEEE,2010:3316-3319.

[5] BLACHE P,RABAH H,AMIRA A.High level prototyping and FPGA implementation of the orthogonal matching pursuit algorithm[C].Information Science,Signal Processing and their Applications(ISSPA),2012 11th International Conference on.IEEE,2012:1336-1340.

[6] STANISLAUS J L V M,MOHSENIN T.High performance compressive sensing reconstruction hardware with QRD process[C].Circuits and Systems(ISCAS),2012 IEEE International Symposium on.IEEE,2012:29-32.

[7] STANISLAUS J,MOHSENIN T.Low-complexity fpga implementation of compressive sensing reconstruction[C].International Conference on Computing,Networking and Communications.2013.

[8] BAI L,MAECHLER P,MUEHLBERGHUBER M,et al.High-speed compressed sensing reconstruction on FPGA using OMP and AMP[C].Proc.19th Int.Conf.Electronics,Circuits and Systems(ICECS),Dec.2012:53-56.

[9] 周殿鳳,王俊華.基于FPGA的32位除法器設(shè)計[J].信息化研究,2010(3):26-28.

編輯:jq

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報投訴
  • 測量
    +關(guān)注

    關(guān)注

    10

    文章

    5236

    瀏覽量

    113438
  • 稀疏信號重構(gòu)
    +關(guān)注

    關(guān)注

    0

    文章

    2

    瀏覽量

    754
收藏 人收藏
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

    評論

    相關(guān)推薦
    熱點(diǎn)推薦

    基于Matlab與FPGA的雙邊濾波算法實現(xiàn)

    前面發(fā)過中值、均值、高斯濾波的文章,這些只考慮了位置,并沒有考慮相似度。那么雙邊濾波來了,既考慮了位置,有考慮了相似度,對邊緣的保持比前幾個好很多,當(dāng)然實現(xiàn)上也是復(fù)雜很多。本文將從原理入手,采用Matlab與FPGA設(shè)計實現(xiàn)雙邊
    的頭像 發(fā)表于 07-10 11:28 ?444次閱讀
    基于Matlab與<b class='flag-5'>FPGA</b>的雙邊濾波<b class='flag-5'>算法</b><b class='flag-5'>實現(xiàn)</b>

    基于FPGA的壓縮算法加速實現(xiàn)

    本設(shè)計中,計劃實現(xiàn)對文件的壓縮及解壓,同時優(yōu)化壓縮中所涉及的信號處理和計算密集型功能,實現(xiàn)對其的加速處理。本設(shè)計的最終目標(biāo)是證明在充分并行化的硬件體系結(jié)構(gòu) FPGA
    的頭像 發(fā)表于 07-10 11:09 ?549次閱讀
    基于<b class='flag-5'>FPGA</b>的壓縮<b class='flag-5'>算法</b>加速<b class='flag-5'>實現(xiàn)</b>

    資產(chǎn)追蹤與室內(nèi)導(dǎo)航

    在數(shù)字化轉(zhuǎn)型的浪潮中,資產(chǎn)追蹤與室內(nèi)導(dǎo)航作為兩項關(guān)鍵技術(shù),正在改變企業(yè)管理空間和資源的方式。從醫(yī)院高效管理醫(yī)療設(shè)備,到商場為顧客提供無縫導(dǎo)航體驗,這兩項技術(shù)在提升效率、降低成本和優(yōu)化用戶體驗方
    的頭像 發(fā)表于 07-04 18:22 ?138次閱讀

    FPGA上的圖像處理算法集成與優(yōu)化

    、Tophat形態(tài)學(xué)濾波、RAW8轉(zhuǎn)RGB888、彩色圖像均值濾波、Alpha背景疊加、直方圖灰度拉伸算法以及自動白平衡算法。每種算法都提供了實現(xiàn)方法和相關(guān)公式,涵蓋了圖像處理的核心概
    的頭像 發(fā)表于 02-14 13:46 ?641次閱讀
    <b class='flag-5'>FPGA</b>上的圖像處理<b class='flag-5'>算法</b>集成與<b class='flag-5'>優(yōu)化</b>

    電源濾波器的阻抗匹配問題:源阻抗和負(fù)載阻抗不匹配時的優(yōu)化策略

    在電子設(shè)備中,電源濾波器的性能受到源阻抗和負(fù)載阻抗不匹配的影響。諧振現(xiàn)象可能導(dǎo)致電感和電容元件形成共振回路,影響濾波器的濾波效果和電路元件的穩(wěn)定性。優(yōu)化濾波器設(shè)計采用 L 型匹配網(wǎng)絡(luò),T 型和 Π 型
    的頭像 發(fā)表于 02-10 11:02 ?627次閱讀
    電源濾波器的阻抗<b class='flag-5'>匹配</b>問題:源阻抗和負(fù)載阻抗不<b class='flag-5'>匹配</b>時的<b class='flag-5'>優(yōu)化</b>策略

    手寫圖像模板匹配算法在OpenCV中的實現(xiàn)

    OpenCV中的模板匹配是支持基于NCC相似度查找的,但是不是很好用,一個主要的原因是查找最大閾值,只能匹配一個,自己比對閾值,又導(dǎo)致無法正確設(shè)定閾值范圍,所以問題很多。于是我重新寫了純Python版本的NCC圖像模板匹配的代碼
    的頭像 發(fā)表于 11-11 10:12 ?762次閱讀
    手寫圖像模板<b class='flag-5'>匹配</b><b class='flag-5'>算法</b>在OpenCV中的<b class='flag-5'>實現(xiàn)</b>

    基于光線追蹤的渲染算法實現(xiàn)

    我們已經(jīng)涵蓋了所有需要說的內(nèi)容!我們現(xiàn)在準(zhǔn)備寫我們的第一個光線追蹤器。你現(xiàn)在應(yīng)該能夠猜到光線追蹤算法是如何工作的了。首先,注意到自然界中光的傳播只是從光源發(fā)出無數(shù)條射線,反彈直到它們撞到我們眼睛的表面。因此,光線
    的頭像 發(fā)表于 10-30 08:06 ?636次閱讀
    基于光線<b class='flag-5'>追蹤</b>的渲染<b class='flag-5'>算法</b><b class='flag-5'>實現(xiàn)</b>

    如何優(yōu)化FPGA設(shè)計的性能

    優(yōu)化FPGA(現(xiàn)場可編程門陣列)設(shè)計的性能是一個復(fù)雜而多維的任務(wù),涉及多個方面和步驟。以下是一些關(guān)鍵的優(yōu)化策略: 一、明確性能指標(biāo) 確定需求 :首先,需要明確FPGA設(shè)計的性能指標(biāo),包
    的頭像 發(fā)表于 10-25 09:23 ?952次閱讀

    RF匹配優(yōu)化提高TRF3705性能

    電子發(fā)燒友網(wǎng)站提供《RF匹配優(yōu)化提高TRF3705性能.pdf》資料免費(fèi)下載
    發(fā)表于 10-18 11:09 ?0次下載
    RF<b class='flag-5'>匹配</b><b class='flag-5'>優(yōu)化</b>提高TRF3705性能

    FPGA算法工程師、邏輯工程師、原型驗證工程師有什么區(qū)別?

    邏輯工程師和 FPGA 原型驗證工程師在工作重點(diǎn)和職責(zé)上存在一定的區(qū)別: FPGA 算法工程師: 主要關(guān)注算法的設(shè)計和優(yōu)化,以在
    發(fā)表于 09-23 18:26

    如何用FPGA實現(xiàn)一個通信系統(tǒng)的發(fā)射端接收機(jī)?

    。 同步與均衡:處理信號的同步問題,并進(jìn)行均衡以補(bǔ)償信道的失真。 在實際實現(xiàn)中,還需要考慮以下關(guān)鍵技術(shù)和要點(diǎn): 時鐘管理:確保 FPGA 內(nèi)部的時鐘穩(wěn)定和準(zhǔn)確,以支持高速的數(shù)據(jù)處理。 資源優(yōu)化:合理
    發(fā)表于 09-10 19:15

    為什么FPGA屬于硬件,還需要搞算法?

    嗎?單純搞算 法就行了嗎?一臉懵求解答。 A:FPGA 屬于硬件,但其功能的實現(xiàn)離不開算法FPGA 雖然是硬件,但它具有可編程性,要
    發(fā)表于 09-09 16:54

    如何遠(yuǎn)離網(wǎng)絡(luò)追蹤

    分享如何避免被網(wǎng)絡(luò)追蹤。 ? 常見的網(wǎng)絡(luò)追蹤方式 1.IP 地址追蹤:每個設(shè)備在網(wǎng)絡(luò)上都會匹配唯一 IP 地址,通過該?IP 地址可以確定設(shè)備的大致物理位置及網(wǎng)絡(luò)服務(wù)提供商等信息,從而
    的頭像 發(fā)表于 09-03 16:57 ?1111次閱讀
    如何遠(yuǎn)離網(wǎng)絡(luò)<b class='flag-5'>追蹤</b>

    優(yōu)化 FPGA HLS 設(shè)計

    減少錯誤并更容易調(diào)試。然而,經(jīng)常出現(xiàn)的問題是性能權(quán)衡。在高度復(fù)雜的 FPGA 設(shè)計中實現(xiàn)高性能需要手動優(yōu)化 RTL 代碼,而這對于HLS開發(fā)環(huán)境生成的 RTL 代碼來說是不可能的。然而,存在一些解決方案
    發(fā)表于 08-16 19:56

    FPGA在自動駕駛領(lǐng)域有哪些應(yīng)用?

    FPGA,分別用于傳感器數(shù)據(jù)處理、視覺算法加速和車控算法優(yōu)化。FPGA通過同時支持FMC和PCI,實現(xiàn)
    發(fā)表于 07-29 17:09