99精品伊人亚洲|最近国产中文炮友|九草在线视频支援|AV网站大全最新|美女黄片免费观看|国产精品资源视频|精彩无码视频一区|91大神在线后入|伊人终合在线播放|久草综合久久中文

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評(píng)論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會(huì)員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

【ZYNQ Ultrascale+ MPSOC FPGA教程】第二十八章PS端EMIO的使用

FPGA技術(shù)專欄 ? 來源:芯驛電子科技 ? 作者:芯驛電子科技 ? 2021-01-30 10:05 ? 次閱讀
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

原創(chuàng)聲明:

本原創(chuàng)教程由芯驛電子科技(上海)有限公司(ALINX)創(chuàng)作,版權(quán)歸本公司所有,如需轉(zhuǎn)載,需授權(quán)并注明出處。

適用于板卡型號(hào):

AXU2CGA/AXU2CGB/AXU3EG/AXU4EV-E/AXU4EV-P/AXU5EV-E/AXU5EV-P /AXU9EG/AXU15EG

實(shí)驗(yàn)Vivado工程目錄為“ps_emio/vivado”。

實(shí)驗(yàn)vitis工程目錄為“ps_emio/vitis”。

如果想用PS點(diǎn)亮PL的LED燈,該如何做呢?一是可以通過EMIO控制PL端LED燈,二是通過AXI GPIO的IP實(shí)現(xiàn)控制。本章介紹如何使用EMIO控制PL端LED燈的亮滅。同時(shí)也介紹了,利用EMIO連接PL端按鍵控制PL端LED燈。

1. 原理介紹

先來了解GPIO的BANK分布,從圖中可知BANK0~BANK2的MIO有78個(gè)。BANK3~BANK5的EMIO有96個(gè),本章就是采用EMIO控制PL端LED。

pIYBAGAKMtWAAnZlAACl3gJi4K8830.jpg

FPGA工程師工作內(nèi)容

以下為FPGA工程師負(fù)責(zé)內(nèi)容。

2. Vivado工程建立

1)以ps_hello工程為基礎(chǔ),另存為一個(gè)名為ps_emio的工程,打開ZYNQ配置,把GPIO EMIO勾選上。利用PL端的1個(gè)LED,1個(gè)按鍵,在MIO配置中選擇EMIO的位寬為2位,配置結(jié)束,點(diǎn)擊OK。

o4YBAGAKMtaAZ1PsAAB6FxzeNKM756.jpg

2)點(diǎn)擊多出的GPIO_0端口右鍵選擇Make External,將端口信號(hào)導(dǎo)出

pIYBAGAKMtaASK96AACF1KU8yaQ524.jpg

3)點(diǎn)擊引腳并修改引腳名稱為emio,也可以根據(jù)自己需求修改名稱。保存設(shè)計(jì)。

pIYBAGAKMteAM_tqAACz8Xd7Vco111.jpg

4)點(diǎn)擊xx.bd右鍵選擇Generate Output Products,重新生成輸出文件

o4YBAGAKMtiAIHw1AABsP0aq0M0697.jpg

5)結(jié)束后,頂層文件會(huì)更新出新的管腳,下面需要對(duì)其進(jìn)行引腳綁定

pIYBAGAKMtmARWQEAACM7asTL78018.jpg

3. XDC文件約束PL管腳

1)新建XDC文件,綁定PL端引腳

o4YBAGAKMtmAER-EAABdBbeFzqs927.jpg

設(shè)置文件名稱為emio

pIYBAGAKMtmAbWjjAAB0hgFyrnw784.jpg

2)emio.xdc添加一下內(nèi)容,端口名稱一定要和頂層文件端口一致

##################Compress Bitstream############################set_property BITSTREAM.GENERAL.COMPRESS TRUE [current_design]set_property IOSTANDARD LVCMOS33 [get_ports {emio_tri_io[*]}]#pl ledset_property PACKAGE_PIN W13 [get_ports {emio_tri_io[0]}]#pl keyset_property PACKAGE_PIN AA13 [get_ports {emio_tri_io[1]}]

3)生成bit文件

o4YBAGAKMtqAGZ_0AAAKb9wKyjA142.jpg

4)雖然說沒有用到PL端的邏輯,但是用到了PL端的引腳,因此導(dǎo)出硬件要選擇“Include bitstream”

pIYBAGAKMtuAKM4AAAA-hieL5ac016.jpg

軟件工程師工作內(nèi)容

以下為軟件工程師負(fù)責(zé)內(nèi)容。

4. Vitis程序編寫

4.1 EMIO點(diǎn)亮PL端LED燈

下圖為GPIO的控制框圖,實(shí)驗(yàn)中會(huì)用到輸出部分的寄存器,數(shù)據(jù)寄存器DATA,數(shù)據(jù)掩碼寄存器MASK_DATA_LSW,MASK_DATA_MSW,方向控制寄存器DIRM,輸出使能控制器OEN。

o4YBAGAKMtuAP2KEAACcPBmy4CE401.jpg

一開始編寫代碼可能會(huì)無從下手,我們可以導(dǎo)入Xilinx提供的example工程,在BSP里找到psu_gpio_0,點(diǎn)擊Import Examples

pIYBAGAKMtyAB3qiAACQ3p9J9I0714.jpg

在彈出窗口選擇“xgpiops_polled_example”,點(diǎn)擊OK

o4YBAGAKMtyAA0OpAABC5Y-aRuk730.jpg

會(huì)出現(xiàn)一個(gè)新的APP工程

pIYBAGAKMt2AcAqCAABP4OZjSjQ155.jpg

1)這個(gè)example工程是測(cè)試PS端MIO的輸入輸出的,由于LED是EMIO引出來的,EMIO的MIO號(hào)是從78開始的,需要在文件中修改Output_pin為78,測(cè)試LED燈。

o4YBAGAKMt2AJMexAABqZXAhHXc661.jpg

由于只測(cè)試LED燈,也就是輸出,我們把輸入功能注釋掉。保存文件。

pIYBAGAKMt2ACDJJAAAiCJ9vNLg001.jpg

2)編譯工程

o4YBAGAKMt6ACWrGAACpn1Dyeyw098.jpg

3)Run AsLaunch on Hardware(Single Application Debug),下載結(jié)束后,即可看到PS_LED快速閃爍16次

pIYBAGAKMt-AKLQXAADPP3pEjo0441.jpg

4)雖然用官方的例子比較方便,但是它的代碼看起來比較臃腫,我們可以通過學(xué)習(xí)它的方法,自己簡(jiǎn)化寫一遍。我們新建一個(gè)APP工程??梢栽诳瞻滋幱益INewApplication Project。在ps_led_test的helloworld.c中修改。其實(shí)程序步驟很簡(jiǎn)單,初始化GPIO設(shè)置方向輸出使能控制GPIO輸出值。

o4YBAGAKMuCAEZ-PAABThGV2JBs961.jpg

第一頁跳過

pIYBAGAKMuCAD603AACMtsm0KW4994.jpg

選擇硬件描述工程

o4YBAGAKMuGAQZEYAACWywyzuxU581.jpg

填入工程名稱,并選擇相應(yīng)的CPU

pIYBAGAKMuGAb1cDAAB0n1uWP5Y450.jpg

下一步

o4YBAGAKMuKAZ5A0AABlY64AI-Q578.jpg

模板選擇Hellow World即可

o4YBAGAKMuKAUrezAABrNPb4nSE608.jpg

5)可以看到多了一個(gè)APP工程,仍然是基于名為standalone on psu_cortexa53_0的BSP,也就是一個(gè)Domain,與前面的example工程共用一個(gè)BSP

pIYBAGAKMuOAEGfGAAB7-AD1fUg588.jpg

6)可以將例程的代碼復(fù)制到helloworld.c中,保存并Build Project

o4YBAGAKMuOAMQl3AAA0GECnElM288.jpg

7)編譯并下載

pIYBAGAKMuOACav1AADLI3Z6tIw077.jpg

即可看到LED1閃爍。

4.2 EMIO實(shí)現(xiàn)PL端按鍵中斷

前面介紹了EMIO作為輸出控制LED燈,這里講一下利用EMIO作為按鍵輸入控制LED燈。

1)通過ug1085文檔看下GPIO的結(jié)構(gòu)圖,中斷的寄存器:

INT_MASK:中斷掩碼

INT_DIS: 中斷關(guān)閉

INT_EN: 中斷使能

INT_TYPE: 中斷類型,設(shè)置電平敏感還是邊沿敏感

INT_POLARITY: 中斷極性,設(shè)置低電平或下降沿還是高電平或上升沿

INT_ANY: 邊沿觸發(fā)方式,需要INT_TYPE設(shè)置為邊沿敏感才能使用

設(shè)置中斷產(chǎn)生方式時(shí)需要INT_TYPE、INT_POLARITY、INT_ANY配合使用。具體寄存器含義請(qǐng)參考ug1085部分。

o4YBAGAKMtuAP2KEAACcPBmy4CE401.jpg

2)本實(shí)驗(yàn)設(shè)計(jì)為按下按鍵LED燈亮,再按下LED滅。

主程序設(shè)計(jì)流程如下:

GPIO初始化設(shè)置按鍵和LED方向設(shè)置產(chǎn)生中斷方式設(shè)置中斷打開中斷控制器打開中斷異常打開GPIO中斷判斷KEY_FLAG值,是1,寫LED

中斷處理流程:

查詢中斷狀態(tài)寄存器判斷狀態(tài)清除中斷設(shè)置KEY_FLAG值

3)新建名為emio_key的工程,模板為hello world,拷貝例程的程序

o4YBAGAKMuSAVxW2AAApIJggpI4628.jpg

4)定義PS按鍵編號(hào)為79,PS LED為78

pIYBAGAKMuWAVgiOAAAZBG__7Ik597.jpg

5)在main函數(shù)中,設(shè)置LED和按鍵,將按鍵中斷類型設(shè)置為上升沿產(chǎn)生中斷。在本實(shí)驗(yàn)中,即按鍵信號(hào)的上升沿產(chǎn)生中斷。

o4YBAGAKMuWAARJFAAAq4ApzeUU930.jpg

6)中斷控制器設(shè)置函數(shù)IntrInitFuntions是參考PS定時(shí)器中斷實(shí)驗(yàn)所做,而下面的語句是設(shè)置中斷優(yōu)先級(jí)和觸發(fā)方式。即操作ICDIPR和ICDICFR寄存器。

pIYBAGAKMuWAWkMRAAALVZjzd4o828.jpg

7)在中斷服務(wù)程序GpioHandler中,判斷中斷狀態(tài)寄存器,清除中斷,并將按鍵標(biāo)志置1。

o4YBAGAKMuaASaGIAAASy8ZDBWs855.jpg

8)在main函數(shù)中,判斷按鍵標(biāo)志key_flag,向LED寫入數(shù)據(jù)。

pIYBAGAKMuaATsVgAAAQSdr2-20856.jpg

9)編譯工程并下載程序,觀察實(shí)驗(yàn)現(xiàn)象,按下KEY1,就可以控制LED1燈亮滅。

5. 固化程序

前面介紹過沒有FPGA加載文件情況下如何生成固化程序(詳情參考“體驗(yàn)ARM,裸機(jī)輸出”Hello World”一章)。本章內(nèi)容生成了FPGA的加載文件,在這里演示一下如何生成固化程序。

與前面一樣,也是點(diǎn)擊system,右鍵Build Project即可

o4YBAGAKMueAUqHWAABhQvj6GDA450.jpgpIYBAGAKMuiASs96AAAq2WUPNB0507.jpg

軟件會(huì)自動(dòng)添加三個(gè)文件,第一個(gè)引導(dǎo)程序fsbl.elf,第二個(gè)為FPGA的bitstream,第三個(gè)為應(yīng)用程序xx.elf,下載方法與前面一樣,不再贅述。

6. 引腳綁定常見錯(cuò)誤

1)在block design設(shè)計(jì)中,比如下圖,GPIO模塊的引腳名設(shè)置為了leds和keys,很多人想當(dāng)然的在XDC里按照這樣的名稱綁定引腳。

o4YBAGAKMumAV-FuAABiQ2F7rY0601.jpg

如果打開頂層文件就會(huì)發(fā)現(xiàn)引腳名稱是不一樣的,一定要仔細(xì)檢查,以頂層文件里的引腳名稱為準(zhǔn)。

pIYBAGAKMuqAcU7RAABrGzFikcw470.jpg

否則就會(huì)出現(xiàn)以下引腳未綁定的錯(cuò)誤

o4YBAGAKMuqAFn-mAACPfcApyxs012.jpg

2)如果是手寫XDC文件,切記注意空格,這也是非常常見的錯(cuò)誤

pIYBAGAKMuqAX5zGAAAXQ1zS29E935.jpg

7. 本章小節(jié)

本章進(jìn)一步學(xué)習(xí)了PS端的EMIO的使用,雖然將EMIO連接到了PL端的引腳上,但Vitis中的用法還是一樣的,從這個(gè)例子我們也可以看出,一旦與PL端發(fā)生了聯(lián)系,就需要生成bitstream,雖然幾乎沒有產(chǎn)生邏輯。

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場(chǎng)。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請(qǐng)聯(lián)系本站處理。 舉報(bào)投訴
  • FPGA
    +關(guān)注

    關(guān)注

    1645

    文章

    22050

    瀏覽量

    618604
  • 按鍵
    +關(guān)注

    關(guān)注

    4

    文章

    227

    瀏覽量

    58077
  • GPIO
    +關(guān)注

    關(guān)注

    16

    文章

    1280

    瀏覽量

    54121
  • Zynq
    +關(guān)注

    關(guān)注

    10

    文章

    615

    瀏覽量

    48256
  • MPSoC
    +關(guān)注

    關(guān)注

    0

    文章

    201

    瀏覽量

    24752
收藏 人收藏
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

    評(píng)論

    相關(guān)推薦
    熱點(diǎn)推薦

    如何調(diào)試Zynq UltraScale+ MPSoC VCU DDR控制器

      如何調(diào)試Zynq UltraScale+ MPSoC VCU DDR控制器  Zynq UltraScale+
    發(fā)表于 01-07 16:02

    如何調(diào)試Zynq UltraScale+ MPSoC VCU DDR控制器

    如何調(diào)試 Zynq UltraScale+ MPSoC VCU DDR 控制器?
    發(fā)表于 01-22 06:29

    ZYNQ Ultrascale+ MPSOC FPGA教程

    ZYNQ Ultrascale+ MPSOC FPGA教程
    發(fā)表于 02-02 07:53

    閑話Zynq UltraScale+ MPSoC(連載1)

    Zynq-7000,這款SoC功能顯得更加強(qiáng)勁:最顯著的變化是新加入了GPU和視頻編解碼器,PS的高速接口更加豐富。按照Xilinx官方的說法,Zynq
    發(fā)表于 02-08 08:24 ?871次閱讀
    閑話<b class='flag-5'>Zynq</b> <b class='flag-5'>UltraScale+</b> <b class='flag-5'>MPSoC</b>(連載1)

    閑話Zynq UltraScale+ MPSoC(連載5)

    作者:Hello,Panda Part3 I/O資源 和Zynq-7000相比較,Zynq UltraScale+ 增強(qiáng)了PS的IO性能;
    發(fā)表于 02-08 08:29 ?1023次閱讀
    閑話<b class='flag-5'>Zynq</b> <b class='flag-5'>UltraScale+</b> <b class='flag-5'>MPSoC</b>(連載5)

    Xilinx基于ARM的Zynq-7000和Zynq UltraScale+ MPSoC及RFSoC器件是否存在安全漏洞

    本文試圖搞清楚在 Xilinx 基于 ARM 的 Zynq-7000、Zynq UltraScale+ MPSoCZynq
    發(fā)表于 06-28 15:53 ?2796次閱讀

    Zynq UltraScale+ MPSoC的發(fā)售消息

    Zynq?UltraScale+?MPSoC,現(xiàn)已開始發(fā)售。視頻向您重點(diǎn)介紹了Xilinx UltraScale +產(chǎn)品組合的第一位成員
    的頭像 發(fā)表于 11-27 06:47 ?3907次閱讀

    米爾科技Zynq UltraScale+ MPSoC技術(shù)參考手冊(cè)介紹

    Zynq UltraScale+ MPSoC是Xilinx推出的第二代多處理SoC系統(tǒng),在第一代Zynq-7000的基礎(chǔ)上做了全面升級(jí),在單
    的頭像 發(fā)表于 11-18 11:03 ?3663次閱讀
    米爾科技<b class='flag-5'>Zynq</b> <b class='flag-5'>UltraScale+</b> <b class='flag-5'>MPSoC</b>技術(shù)參考手冊(cè)介紹

    如何調(diào)試 Zynq UltraScale+ MPSoC VCU DDR 控制器?

    Zynq UltraScale+ MPSoC VCU DDR 控制器是一款專用 DDR 控制器,只支持在 Zynq UltraScale+
    發(fā)表于 02-23 06:00 ?15次下載
    如何調(diào)試 <b class='flag-5'>Zynq</b> <b class='flag-5'>UltraScale+</b> <b class='flag-5'>MPSoC</b> VCU DDR 控制器?

    米爾電子zynq ultrascale+ mpsoc底板外設(shè)資源清單分享

    米爾電子推出的國(guó)內(nèi)首款zynq ultrascale+ mpsoc平臺(tái)核心板(及開發(fā)板):MYC-CZU3EG吸引了人工智能、工業(yè)控制、嵌入式視覺、ADAS、算法加速、云計(jì)算、有線/無線通信等
    發(fā)表于 01-07 15:20 ?3次下載
    米爾電子<b class='flag-5'>zynq</b> <b class='flag-5'>ultrascale+</b> <b class='flag-5'>mpsoc</b>底板外設(shè)資源清單分享

    ZYNQ Ultrascale+ MPSoC系列FPGA芯片設(shè)計(jì)

    基于 Xilinx 公司ZYNQ Ultrascale+ MPSoC系列 FPGA 芯片設(shè)計(jì),應(yīng)用于工廠自動(dòng)化、機(jī)器視覺、工業(yè)質(zhì)檢等工業(yè)領(lǐng)域
    發(fā)表于 11-02 14:35 ?1939次閱讀

    Zynq UltraScale+ MPSoC中的隔離方法

    電子發(fā)燒友網(wǎng)站提供《Zynq UltraScale+ MPSoC中的隔離方法.pdf》資料免費(fèi)下載
    發(fā)表于 09-13 17:11 ?1次下載
    <b class='flag-5'>Zynq</b> <b class='flag-5'>UltraScale+</b> <b class='flag-5'>MPSoC</b>中的隔離方法

    Zynq UltraScale+ MPSoC的隔離設(shè)計(jì)示例

    電子發(fā)燒友網(wǎng)站提供《Zynq UltraScale+ MPSoC的隔離設(shè)計(jì)示例.pdf》資料免費(fèi)下載
    發(fā)表于 09-13 11:28 ?3次下載
    <b class='flag-5'>Zynq</b> <b class='flag-5'>UltraScale+</b> <b class='flag-5'>MPSoC</b>的隔離設(shè)計(jì)示例

    Zynq UltraScale+ MPSoC驗(yàn)證數(shù)據(jù)手冊(cè)

    電子發(fā)燒友網(wǎng)站提供《Zynq UltraScale+ MPSoC驗(yàn)證數(shù)據(jù)手冊(cè).pdf》資料免費(fèi)下載
    發(fā)表于 09-15 10:13 ?0次下載
    <b class='flag-5'>Zynq</b> <b class='flag-5'>UltraScale+</b> <b class='flag-5'>MPSoC</b>驗(yàn)證數(shù)據(jù)手冊(cè)

    Zynq UltraScale+ MPSoC數(shù)據(jù)手冊(cè)

    電子發(fā)燒友網(wǎng)站提供《Zynq UltraScale+ MPSoC數(shù)據(jù)手冊(cè).pdf》資料免費(fèi)下載
    發(fā)表于 12-30 14:37 ?2次下載