99精品伊人亚洲|最近国产中文炮友|九草在线视频支援|AV网站大全最新|美女黄片免费观看|国产精品资源视频|精彩无码视频一区|91大神在线后入|伊人终合在线播放|久草综合久久中文

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

PCB設(shè)計(jì)走線的常規(guī)規(guī)范要求有哪些?

凡億PCB ? 來源:凡億PCB ? 作者:凡億PCB ? 2021-01-21 11:35 ? 次閱讀
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

1、為滿足國內(nèi)板廠生產(chǎn)工藝能力要求,常規(guī)走線線寬≥4mil(0.1016mm) (特殊情況可用3.5mil,即0.0889mm);小于這個(gè)值會極大挑戰(zhàn)工廠生產(chǎn)能力,報(bào)廢率提高。

2、走線不能出線任意角度走線挑戰(zhàn)廠商生產(chǎn)能力,很多蝕刻銅線時(shí)候出現(xiàn)問題,推薦45°或135°走線,如圖3-21所示。

e6080452-4fba-11eb-8b86-12bb97331649.png

圖3-21任意角度走線和135°走線

3、如圖3-22,同一網(wǎng)絡(luò)不宜90°直角或銳角走線,一般是PCB布線中要求盡量避免的情況,也幾乎成為衡量布線好壞的標(biāo)準(zhǔn)之一,直角走線會使傳輸線的線寬發(fā)生變化,造成阻抗的不連續(xù),造成信號的反射,尖端產(chǎn)生EMI影響線路。

e6329eb0-4fba-11eb-8b86-12bb97331649.png

圖3-22 直角銳角走線

4、焊盤的形狀一般都是規(guī)則的,如BGA的焊盤是圓形的、QFP的焊盤是長圓形的、CHIP件的焊盤是矩形的等。但實(shí)際做出的PCB,焊盤卻不規(guī)則,可以說是奇形怪狀。以R0402電阻封裝的焊盤為例,如圖3-23所示,規(guī)則焊盤出線之后,在生產(chǎn)時(shí)候工藝偏差,會變成實(shí)際焊盤,是原矩形焊盤的基礎(chǔ)上加了一個(gè)小矩形焊盤組成的,不規(guī)則,出線了異形焊盤。

e658ae20-4fba-11eb-8b86-12bb97331649.png

圖3-23焊盤的實(shí)際制作效果

如果在0402電阻封裝的兩個(gè)焊盤對角分別走線,加上PCB生產(chǎn)精度造成的阻焊偏差(阻焊窗單邊比焊盤大0.1mm),會形成如圖3-24左圖所示的焊盤。在這樣的情況下,電阻焊接時(shí)由于焊錫表面張力的作用,會出現(xiàn)如圖3-24右圖一樣的不良旋轉(zhuǎn)。

圖 3-24 不良出線造成器件容易旋轉(zhuǎn)

采用合理的布線方式,,焊盤連線采用關(guān)于長軸對稱的扇出方式,可以比較有效地減小CHIP元件貼裝后的不良旋轉(zhuǎn)。如果焊盤扇出的線也關(guān)于短軸對稱,還可以減小CHIP元件貼裝后的漂移。如圖3-25所示。

5、相鄰焊盤是同網(wǎng)絡(luò)的,不能直接連接,需要先連接處焊盤之后再進(jìn)行連接,如圖3-26所示,直鏈容易在手工焊接的時(shí)候造成連焊。

e6f94a1a-4fba-11eb-8b86-12bb97331649.png

圖3-26 相鄰?fù)W(wǎng)絡(luò)焊盤的鏈接方式

6、連接器管教拉線需要從焊盤中心拉出再往外走,不可出現(xiàn)其他的角度,避免在連接器拔插的時(shí)候把線撕裂,如圖3-27所示。

e72ea89a-4fba-11eb-8b86-12bb97331649.png

圖3-27連接器的出線

7、差分走線

差分信號和普通的單端信號走線相比,最明顯的優(yōu)勢體現(xiàn)在抗干擾能力強(qiáng)、能有效抑制EMI、時(shí)序定位精確。對于PCB工程師來說,最關(guān)注的還是如何確保在實(shí)際走線中能完全發(fā)揮差分走線的這些優(yōu)勢。也許只要是接觸過Layout的人都會了解差分走線的一般要求,那就是“等長、等間距”。等長是為了保證兩個(gè)差分信號時(shí)刻保持相反極性,減少共模分量;等間距則主要是為了保 證兩者差分阻抗一致,減少反射。

很多設(shè)計(jì)師認(rèn)為保持等間距比匹配線長更重要。PCB差分走線的設(shè)計(jì)中最重要的規(guī)則就是匹配線長,其它的規(guī)則都可以根據(jù),設(shè)計(jì)時(shí)根據(jù)實(shí)際應(yīng)用進(jìn)行靈活處理。如圖3-28所示列出了常見差分對內(nèi)線長的匹配方式。

e75f6a34-4fba-11eb-8b86-12bb97331649.png

圖3-28 常用差分對內(nèi)線長匹配方式

8、 蛇形線

蛇形線是Layout中經(jīng)常使用的一類走線方式。其主要目的就是為了時(shí)序匹配。設(shè)計(jì)者首先要有這樣的認(rèn)識:蛇形線會破壞信號質(zhì)量,改變傳輸延時(shí),布線時(shí)要盡量避免使用。但實(shí)際設(shè)計(jì)中,為了保證信號有足夠的保持時(shí)間,或者減小同組信號之間的時(shí)間偏移,往往不得不故意進(jìn)行繞線。

信號在蛇形走線上傳輸時(shí),相互平行的線段之間會發(fā)生耦合,呈差模形式,S越小,則耦合程度也越大??赡軙?dǎo)致傳輸延時(shí)減小,以及由于串?dāng)_而大大降低信號的質(zhì)量。

所以我們在走差分線的時(shí)候應(yīng)該注意盡量增加平行線段的距離(S),至少大于3W,W是指走線的線寬,只要S足夠大,就幾乎能完全避免相互的耦合效應(yīng)。如圖3-29所示

e7a7dfc6-4fba-11eb-8b86-12bb97331649.png

圖3-29 蛇形走線Gap間距要求

原文標(biāo)題:必知的PCB設(shè)計(jì)走線的常規(guī)規(guī)范要求

文章出處:【微信公眾號:凡億PCB】歡迎添加關(guān)注!文章轉(zhuǎn)載請注明出處。

責(zé)任編輯:haq

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報(bào)投訴
  • pcb
    pcb
    +關(guān)注

    關(guān)注

    4367

    文章

    23484

    瀏覽量

    409510

原文標(biāo)題:必知的PCB設(shè)計(jì)走線的常規(guī)規(guī)范要求

文章出處:【微信號:FANYPCB,微信公眾號:凡億PCB】歡迎添加關(guān)注!文章轉(zhuǎn)載請注明出處。

收藏 人收藏
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

    評論

    相關(guān)推薦
    熱點(diǎn)推薦

    技術(shù)資訊 I 面向初級工程師的 PCB 設(shè)計(jì)規(guī)范

    工程師和電路板設(shè)計(jì)新手而言,掌握PCB設(shè)計(jì)規(guī)范至關(guān)重要。本文將深入解析常見的PCB設(shè)計(jì)規(guī)范和制造商要求,并概括介紹PCB設(shè)計(jì)規(guī)范中的關(guān)鍵基礎(chǔ)知識。
    的頭像 發(fā)表于 06-13 16:28 ?772次閱讀
    技術(shù)資訊 I 面向初級工程師的 <b class='flag-5'>PCB</b> 設(shè)計(jì)<b class='flag-5'>規(guī)范</b>

    allegro軟件命令下參數(shù)不顯示如何解決

    PCB設(shè)計(jì)中,命令是頻繁使用的功能之一。執(zhí)行走命令后,通常會在Options面板中顯示線寬、層、角度等設(shè)置選項(xiàng),用于調(diào)整
    的頭像 發(fā)表于 06-05 09:30 ?460次閱讀
    allegro軟件<b class='flag-5'>走</b><b class='flag-5'>線</b>命令下參數(shù)不顯示如何解決

    符合EMC的PCB設(shè)計(jì)準(zhǔn)則

    時(shí)源芯微專業(yè)EMC/EMI/EMS整改 EMC防護(hù)器件 就ESD問題而言,設(shè)計(jì)上需要注意的地方很多,尤其是關(guān)于GND布線的設(shè)計(jì)及距,PCB設(shè)計(jì)中應(yīng)該注意的要點(diǎn): (1) PCB板邊間距規(guī)范
    的頭像 發(fā)表于 05-15 16:42 ?237次閱讀

    一百多條PCB設(shè)計(jì)規(guī)范(建議收藏)

    扣位、散熱孔區(qū)域),禁布區(qū)內(nèi)禁止布置元件、或焊盤,邊界預(yù)留 ≥1mm 安全距離,避免結(jié)構(gòu)裝配沖突。2.2固定孔設(shè)計(jì)l固定孔位置需對稱分布,數(shù)量≥4 個(gè),直徑≥3mm(根據(jù) PCB 尺寸調(diào)整),避免
    發(fā)表于 04-10 13:37

    PCB Layout中的三種策略

    布線(Layout)是PCB設(shè)計(jì)工程師最基本的工作技能之一。的好壞將直接影響到整個(gè)系統(tǒng)的性能,大多數(shù)高速的設(shè)計(jì)理論也要最終經(jīng)過Layout得以實(shí)現(xiàn)并驗(yàn)證,由此可見,布線在高速PCB設(shè)計(jì)
    發(fā)表于 03-13 11:35

    PCB,盲目拉線,拉了也是白拉!

    的參考平面,需要對前面的布線工作做大修改才能完成,費(fèi)時(shí)費(fèi)力。如果將PCB板比作我們的城市,元器件就像鱗次櫛比的各類建筑,信號便是城里的大街小巷、天橋環(huán)島,每條道路的出現(xiàn)都是它的詳細(xì)規(guī)劃,布線亦是如此。 1
    發(fā)表于 03-06 13:53

    揭秘PCB線寬度計(jì)算:原理、方法與實(shí)戰(zhàn)技巧

    一站式PCBA智造廠家今天為大家講講PCB設(shè)計(jì)中的線寬度如何計(jì)算?PCB設(shè)計(jì)線寬度計(jì)算的原理和方法。在PCB設(shè)計(jì)過程中,
    的頭像 發(fā)表于 03-06 09:25 ?651次閱讀
    揭秘<b class='flag-5'>PCB</b><b class='flag-5'>走</b>線寬度計(jì)算:原理、方法與實(shí)戰(zhàn)技巧

    揭秘PCB設(shè)計(jì)黑洞:仿真視角下挑戰(zhàn),工程師與PCB設(shè)計(jì)師必看!

    的TDR阻抗對比也能明顯發(fā)現(xiàn)這一點(diǎn)。 是不是突然覺得射頻工程師真不容易,就這么一個(gè)小小的拐角細(xì)節(jié)都能玩出花來。事實(shí)上,射頻的PCB設(shè)計(jì)由于它的特殊性,例如大多是表層
    發(fā)表于 02-17 14:41

    中興通訊的PCB設(shè)計(jì)規(guī)范

    中興通訊的PCB設(shè)計(jì)規(guī)范
    發(fā)表于 02-08 15:31 ?7次下載

    PCB與電磁兼容:如何巧妙平衡與協(xié)同

    PCB,本質(zhì)上是在電路板上通過蝕刻銅箔形成的導(dǎo)線,負(fù)責(zé)在眾多電子元件之間精準(zhǔn)無誤地傳導(dǎo)電流與信號。來與捷多邦小編一起了解PCB
    的頭像 發(fā)表于 12-25 11:15 ?485次閱讀

    是否存在有關(guān) PCB 電感的經(jīng)驗(yàn)法則?

    都有一定的電感,但您知道PCB中的電感對電氣行為何影響嗎?PCB中的不同導(dǎo)體系統(tǒng)需要具有
    的頭像 發(fā)表于 12-13 16:54 ?2837次閱讀
    是否存在有關(guān) <b class='flag-5'>PCB</b> <b class='flag-5'>走</b><b class='flag-5'>線</b>電感的經(jīng)驗(yàn)法則?

    對于多層板pcb一般原則

    多層板PCB是電子設(shè)計(jì)中的一個(gè)重要環(huán)節(jié),它關(guān)系到電路的性能、可靠性和成本。 一、多層板PCB設(shè)計(jì)流程 設(shè)計(jì)前的準(zhǔn)備工作 在開始多層板PCB設(shè)計(jì)
    的頭像 發(fā)表于 08-15 09:42 ?1283次閱讀

    如何理解PCB設(shè)計(jì)的爬電距離?

    一站式PCBA智造廠家今天為大家講講PCB設(shè)計(jì)爬電距離要求線規(guī)則有哪些?PCB設(shè)計(jì)爬電距離要求
    的頭像 發(fā)表于 08-15 09:23 ?2422次閱讀

    探索電路板pcb螺旋的特點(diǎn)

    PCB(Printed Circuit Board)螺旋是一種在 PCB 設(shè)計(jì)中常用的布線方式。它通過將導(dǎo)線以螺旋狀的形式布置在 PCB
    的頭像 發(fā)表于 08-06 17:28 ?915次閱讀

    Xilinx 7系列FPGA PCB設(shè)計(jì)指導(dǎo)

    的區(qū)域。由PCB設(shè)計(jì)師決定高優(yōu)先級組件。去偶電容器布置約束在第2部分“配電系統(tǒng)”中進(jìn)行了描述。 2 傳輸 信號和參考平面的組合形成傳輸
    發(fā)表于 07-19 16:56