除了前一節(jié)討論的拉電阻基本使用方法外，上拉電阻也可以提升高電平的電壓閾值，以便于前后級(jí)信號(hào)相匹配，比如，TTL邏輯電平驅(qū)動(dòng)CMOS邏輯電平時(shí)，我們通常會(huì)添加一個(gè)上拉電阻R1，如下圖所示：

But Why？ 我們先來(lái)看看TTL電平標(biāo)準(zhǔn)圖與CMOS電平標(biāo)準(zhǔn)圖，如下圖所示：

可以看到，TTL邏輯輸出的低電平最大值VOLMAX（0.4V）小于CMOS邏輯輸入低電平最大值VILMAX（0.3×VCC=1.5V），因此，TTL低電平驅(qū)動(dòng)CMOS邏輯是完全沒(méi)有問(wèn)題的，但是TTL邏輯輸出的高電平最小值VOHMIN（2.4V）卻低于CMOS邏輯輸入高電平的最小值VIHMIN（0.7×VCC=3.5V），換言之，CMOS邏輯可能不能夠識(shí)別TTL邏輯高電平（注意“可能”這兩個(gè)字）。

那為什么添加上拉電阻后就能夠使TTL邏輯可靠驅(qū)動(dòng)CMOS邏輯呢？我們看看TTL邏輯電路的輸出結(jié)構(gòu)，如下圖的所示：（下圖來(lái)自TI公司六反相器7404數(shù)據(jù)手冊(cè)）

事實(shí)上，所有TTL邏輯輸出結(jié)構(gòu)都是一致的，如下圖所示2輸入與門：（下圖來(lái)自TI公司四個(gè)兩輸入與門7408數(shù)據(jù)手冊(cè)）。

如下圖所示2輸入或門：（下圖來(lái)自TI公司四個(gè)兩輸入或門7432數(shù)據(jù)手冊(cè)）。

其它TTL邏輯輸出結(jié)構(gòu)也是類似的，此處不再贅述。TTL邏輯輸出為高電平時(shí)內(nèi)部狀態(tài)如下圖所示：

按照TTL電平標(biāo)準(zhǔn)，輸出高電平VOH至少2.4V（VOHMIN=2.4V），換言之，這個(gè)輸出電壓也可能高于或低于CMOS高電平輸入識(shí)別閾值最小值3.5V（不可靠），而添加上拉電阻后的TTL邏輯電路狀態(tài)如下圖所示：

由于上拉電阻R4的存在，使得三極管Q3與二極管D2都處于截止?fàn)顟B(tài)，因此輸出電平被上拉至5V高電平，妥妥地超過(guò)了CMOS邏輯高電平判斷閾值的最小值（ 3.5V），這樣CMOS邏輯電路就能夠可靠地進(jìn)行高電平判斷。

但是，反過(guò)來(lái)CMOS邏輯電平能夠可靠地驅(qū)動(dòng)TTL邏輯電平，讀者可自行對(duì)照兩者的邏輯電平標(biāo)準(zhǔn)圖就真相大白了。

上拉電阻也可以提升單片機(jī)引腳的高電平驅(qū)動(dòng)能力。前面我們已經(jīng)介紹過(guò)，任何單片機(jī)的IO引腳的驅(qū)動(dòng)電流都是有限的（比如，STM32單片機(jī)引腳的驅(qū)動(dòng)能力為25mA），如下圖所示：

3.3V單片機(jī)IO引腳最大可以驅(qū)動(dòng)約132歐姆的電阻（負(fù)載），如果驅(qū)動(dòng)的電阻小于132歐姆，輸出高電平“H”就因電流驅(qū)動(dòng)能力不足而使得輸出電壓下降，這時(shí)我們可以添加一個(gè)上拉電阻，如下圖所示：

100歐姆負(fù)載需要約33mA的驅(qū)動(dòng)電流，但單片機(jī)IO引腳只有25mA可以提供，額外的8mA將由3.3V直流電源通過(guò)上拉電阻R1提供。

在高速數(shù)字設(shè)計(jì)電路中，信號(hào)的傳輸路徑可用傳輸線來(lái)表征，一般差分傳輸線阻抗約100歐姆左右，單端傳輸線的阻抗約為50歐姆左右，如果接收端的輸入阻抗與傳輸線阻抗不匹配（匹配就是相等的意思），則會(huì)引起信號(hào)反射，如下圖所示：

事實(shí)上，大多數(shù)接收端的輸入阻抗遠(yuǎn)大于傳輸線阻抗，將傳輸線出來(lái)的信號(hào)直接與接收端對(duì)接必定將產(chǎn)生反射，從而引起信號(hào)完整性（Signal Integrity, SI）問(wèn)題，因此，我們通常都會(huì)使用各種端接手段進(jìn)行阻抗的匹配，添加下拉電阻就是其中一個(gè)手段，如下圖所示：

也可以使用上下拉電阻配合的方式進(jìn)行阻抗的匹配（遠(yuǎn)端戴維南端接），如下圖所示：

如果讀者有過(guò)DDRII SDRAM的應(yīng)用經(jīng)驗(yàn)，會(huì)發(fā)現(xiàn)其中有一個(gè)VTT電壓，如下圖所示：

VTT就是端接電壓（termination voltage），它通常是VDDQ的一半。差分傳輸線的端接原理也是相似的，至于更多細(xì)節(jié)方面可參考系列文章《高速數(shù)字邏輯電平標(biāo)準(zhǔn)之SSTL》及《高速PCB設(shè)計(jì)之端接》，此處不再贅述。

我們?cè)谡f(shuō)某個(gè)電阻是上拉電阻或下拉電阻的時(shí)候，它其實(shí)還同時(shí)有限制電流的能力，只不過(guò)在使用拉電阻過(guò)程中，上拉或下拉的功能占主導(dǎo)地位，也因此而得名，你可以把端接電阻稱為上拉電阻或下拉電阻，但你總不會(huì)稱其為限流電阻吧？


責(zé)任編輯：lq