你知道如何借助Cyclone 10 GX ATX PLL refclk切換實(shí)施功能模擬嗎？嵌入式流轉(zhuǎn)換器實(shí)施ATX PLL重配置和通道重配置以及實(shí)施ATX PLL和通道再校準(zhǔn)呢？想學(xué)??？我（視頻）教你啊。

設(shè)計(jì)中的實(shí)例包括：Native PHY、TX PLL、重置控制器，數(shù)據(jù)和時(shí)鐘生成邏輯等。兩個(gè)refclk用于支持，無(wú)法通過(guò)TX本地除法器實(shí)現(xiàn)的兩個(gè)不同數(shù)據(jù)速率。125MHz用于2Gbps，150MHz用于1.2Gbps。

在模擬開(kāi)始時(shí)，收發(fā)器以2Gbps的數(shù)據(jù)速率運(yùn)行，然后使用ATX PLL refclk切換動(dòng)態(tài)重配置，重新配置為1.2Gbps。ATX PLL refclk切換通過(guò)寄存器寫(xiě)操作實(shí)施，接著使用嵌入式流轉(zhuǎn)換器進(jìn)行ATX PLL重配置和再校準(zhǔn)，然后就可以實(shí)施CDR refclk切換、通道重配置和再校準(zhǔn)了。

溫馨提示

在上面的視頻中有實(shí)施ATX PLL refclk切換的高級(jí)步驟，詳情見(jiàn)視頻。

在最后的運(yùn)行模擬示例中，我們可以看到增量數(shù)據(jù)從TX發(fā)送至RX。在啟動(dòng)過(guò)程中，收發(fā)器通道的運(yùn)行速率為2Gbps。PCS內(nèi)核寬度為10比特時(shí)，tx_clkout頻率為200MHz。在實(shí)施ATX PLL refclk切換和通道重配置后，收發(fā)器通道的運(yùn)行速率變?yōu)?.2Gbps。Tx_clkout頻率將變?yōu)?20MHz。這顯示ATX PLL refclk切換和通道重配置已成功完成。

責(zé)任編輯：xj

原文標(biāo)題：參考時(shí)鐘切換動(dòng)態(tài)重配置不會(huì)玩兒？我教你啊

文章出處：【微信公眾號(hào)：FPGA之家】歡迎添加關(guān)注！文章轉(zhuǎn)載請(qǐng)注明出處。