在做系統(tǒng)級(jí)芯片(SoC)的設(shè)計(jì)規(guī)劃時(shí),需要考慮哪些主要因素?目前主流的SoC一般包括哪些功能模塊或IP?有什么新的技術(shù)趨勢(shì)值得關(guān)注?RISC-V與FPGA如何有機(jī)結(jié)合助力SoC設(shè)計(jì)?當(dāng)前的SoC設(shè)計(jì)在性能、功耗和尺寸方面面臨哪些挑戰(zhàn)?有何解決方案?物聯(lián)網(wǎng)和邊緣計(jì)算等嵌入式系統(tǒng)對(duì)SoC設(shè)計(jì)提出了什么特別要求?
1.在做系統(tǒng)級(jí)芯片(SoC)的設(shè)計(jì)規(guī)劃時(shí),需要考慮哪些主要因素?
一定是先從市場(chǎng)需求以及相關(guān)需求的時(shí)間窗口作為起點(diǎn),然后根據(jù)自身的人力與技術(shù)資源,結(jié)合開發(fā)的金錢成本、時(shí)間成本和維護(hù)成本,考慮工藝和IP的選擇。舉例來說,現(xiàn)在如果還在用40nm的工藝技術(shù)來設(shè)計(jì)SoC,將很難應(yīng)對(duì)市場(chǎng)普遍需要低功耗的趨勢(shì)??墒遣捎孟冗M(jìn)工藝的SoC的話,新工藝下IP的可選擇度相對(duì)較低、費(fèi)用較高昂、可靠性與相互適配性也都存在不確定性??梢娨豢頢oC是否可以一次成功,里面潛伏著眾多相互影響的風(fēng)險(xiǎn),對(duì)掌控整體的投入與產(chǎn)出帶來不小的挑戰(zhàn)。因此,就衍生出了降低風(fēng)險(xiǎn)、加快上市時(shí)間,這個(gè)非常重要的因素。
利用現(xiàn)有的相對(duì)性能不高但低功耗的處理器,將已經(jīng)驗(yàn)證過的高性能IP模塊(甚至多個(gè)軟核處理器)用低功耗、小面積的FPGA來實(shí)現(xiàn),再利用先進(jìn)的封裝技術(shù)進(jìn)行集成,就有了可以隨時(shí)更新的可編程(Programmable)SOC。例如,易靈思的“易構(gòu)”平臺(tái)就是一種非常好的,可以降低風(fēng)險(xiǎn)、加快上市時(shí)間的方案。
2.目前主流的SoC一般包括哪些功能模塊或IP?有什么新的技術(shù)趨勢(shì)值得關(guān)注?
以AIoT、云端以及手持消費(fèi)產(chǎn)品應(yīng)用為例,可以說需要的功能模塊非常多,例如ADC,ARM的多核處理器,以及高速收發(fā)器等。對(duì)于適合無線應(yīng)用的SoC,需要模擬和數(shù)字模塊的合成,而對(duì)于協(xié)議的處理還要加入ARM處理器。對(duì)于AIoT以及手持類別的SoC,最重要的就是低功耗?,F(xiàn)在我們比較關(guān)注的還是跟視頻處理相關(guān)的SoC,這個(gè)領(lǐng)域里面一個(gè)明顯的趨勢(shì)就是把高性能的視頻處理功能從處理器中剝離出來,用專門的硬件電路實(shí)現(xiàn),比如將視頻編解碼功能的H.264/H.265硬核化。最具代表的就是某知名企業(yè)的35xx系列:他們將已經(jīng)固定的算法盡可能硬核化,以此帶來功耗的降低;同時(shí)留有一定的接口可以接入來自多個(gè)Sensor或其它器件里的音視頻數(shù)據(jù)與控制數(shù)據(jù);并采用內(nèi)置的AI,來擴(kuò)大系統(tǒng)的性能和適配性。
易靈思的FPGA,具備硬核的MIPI和DDR控制器,以及眾多LVDS和通用IO。相比一般的SoC,能擴(kuò)大Sensor的接入種類、數(shù)量和帶寬,以及提高圖像處理能力。并且對(duì)于高端的SoC,也可以補(bǔ)充其原有接口的不足,并提供協(xié)處理,來提高系統(tǒng)性能和靈活性,為更高的產(chǎn)品性能、更寬的市場(chǎng)覆蓋和更快的上市時(shí)間提供廣闊的空間。
3.RISC-V與FPGA如何有機(jī)結(jié)合助力SoC設(shè)計(jì)?
RISC-V擁有非常豐富的生態(tài)資源,而且其軟核形態(tài)是依托FPGA的,使得FPGA立即能擁有這些豐富的生態(tài)資源。經(jīng)過優(yōu)化的RISC-V,不單降低了對(duì)FPGA的資源消耗,還通過外設(shè)的多樣性,賦予FPGA在并行算法應(yīng)用中對(duì)各功能模塊更快捷的調(diào)度和配置能力。FPGA擅長(zhǎng)高性能的并行應(yīng)用,加入RISC-V就可以完成多映像加載、網(wǎng)絡(luò)協(xié)議的縫合,甚至是多個(gè)獨(dú)立RISC-V集成的應(yīng)用。
當(dāng)前的軟核RISC-V,在平臺(tái)的移植性方面也非常輕松。有很多嵌入式應(yīng)用,例如基于ARM Cortex M4的應(yīng)用,要集成在低成本的FPGA中還有一定難度。好消息是,易靈思16nm工藝的Titanium系列第二代FPGA,內(nèi)核可以輕松達(dá)到450Mhz,讓軟核的RISC-V處理器可以跟硬核的Cortex M4處理器分庭抗禮。而在性能相當(dāng)?shù)那闆r下,RISC-V所有總線以AXI的形式內(nèi)置于FPGA,可以帶來高度靈活性、快速上市時(shí)間和極低的IP集成風(fēng)險(xiǎn)等額外的價(jià)值。
4.當(dāng)前的SoC設(shè)計(jì)在性能、功耗和尺寸方面面臨哪些挑戰(zhàn)?有何解決方案?
一般來說,SoC想在性能、功耗和尺寸方面均表現(xiàn)出色,就必須在芯片工藝上不停采用更高級(jí)的工藝。但是不斷上漲的研發(fā)與流片費(fèi)用,產(chǎn)品面世時(shí)間的不確定性,和現(xiàn)今市場(chǎng)需求的加速度變化,給設(shè)計(jì)者帶來了巨大的挑戰(zhàn)。
從提高性能的角度來看,設(shè)計(jì)者要使功耗和尺寸不增加太多,同時(shí)能控制研發(fā)成本并讓產(chǎn)品快速面市,我們推薦以下幾種方案。對(duì)于較低端的應(yīng)用,可以采用低功耗、小面積的FPGA來內(nèi)嵌RISC-V處理器和其相關(guān)外設(shè),并加入邏輯電路實(shí)現(xiàn)高性能模塊。易靈思40nm的Trion系列就是很好的選擇。還以易靈思的FPGA為例,若需要再高一點(diǎn)的性能,可以采用先進(jìn)的封裝技術(shù),將硬核處理器裸片與Trion FPGA的裸片合封,或者直接采用16nm的Titanium系列更高性能、更低功耗和更小尺寸的FPGA。如果在這個(gè)基礎(chǔ)上,希望尺寸再小一點(diǎn),就可以考慮直接把現(xiàn)有處理器與Trion或者Titanium的FPGA內(nèi)核,在版圖一級(jí)進(jìn)行合成,成為單一的晶片,不但尺寸得到高度縮減,功耗和性能也會(huì)有不錯(cuò)的優(yōu)化。
如果希望最優(yōu)的性能、功耗、和尺寸的組合,同時(shí)保持較快速的面市時(shí)間和對(duì)需求變化的高度適應(yīng)性,就可以定制FPGA的規(guī)格,并嵌入到整個(gè)SoC的設(shè)計(jì)中。這樣的單一晶片SoC,雖然研發(fā)和時(shí)間的成本要比前面幾種方案稍高,但在同等性能下,它的單片功耗和尺寸的優(yōu)勢(shì)是最高的。而且有了內(nèi)嵌的FPGA模塊,就可以非常有效地抵御市場(chǎng)需求在前期的不確定和后期的變化所導(dǎo)致的問題、面市時(shí)間拖長(zhǎng)以及產(chǎn)品生命周期縮短的風(fēng)險(xiǎn)。它能先于競(jìng)爭(zhēng)對(duì)手面市、在市場(chǎng)競(jìng)爭(zhēng)力和長(zhǎng)久性方面強(qiáng)于競(jìng)爭(zhēng)對(duì)手,是非常適合高端且量大市場(chǎng)的。
5.物聯(lián)網(wǎng)和邊緣計(jì)算等嵌入式系統(tǒng)對(duì)SoC設(shè)計(jì)提出了什么特別要求?
首先來講,邊緣計(jì)算和物聯(lián)網(wǎng)領(lǐng)域的重點(diǎn)是低功耗和低成本。邊緣計(jì)算早已經(jīng)不是新鮮的話題,從宏觀上來看早就開始商業(yè)化,比如高通和華為的NPU。但是很多物聯(lián)網(wǎng)設(shè)備里用不上這么高的算力,而且這些器件還遠(yuǎn)遠(yuǎn)不能滿足這些場(chǎng)景的低功耗要求。而單一的MCU大部分又都算力太低,跑不了邊緣計(jì)算中推理的應(yīng)用。也有很多項(xiàng)目曾經(jīng)試圖通過MCU+DSP或者DSP+FPGA等組合實(shí)現(xiàn)算力提升,但在算力、功耗、成本方面都無法達(dá)到一個(gè)理想的平衡點(diǎn)。
易靈思的Quantum架構(gòu)所帶來的低功耗,低成本和高密度的優(yōu)勢(shì),配合針對(duì)Quantum架構(gòu)優(yōu)化后的RISC-V軟核,能夠在滿足算力的前提下兼顧低功耗和低成本,并且還能提供相當(dāng)程度的靈活性,會(huì)對(duì)物聯(lián)網(wǎng)與邊緣計(jì)算的發(fā)展起到重要的推動(dòng)作用。
責(zé)任編輯:lq
-
物聯(lián)網(wǎng)
+關(guān)注
關(guān)注
2931文章
46251瀏覽量
392752 -
SoC設(shè)計(jì)
+關(guān)注
關(guān)注
1文章
151瀏覽量
19182 -
邊緣計(jì)算
+關(guān)注
關(guān)注
22文章
3327瀏覽量
50945
原文標(biāo)題:系統(tǒng)級(jí)芯片(SoC)的復(fù)雜設(shè)計(jì)選擇:FPGA
文章出處:【微信號(hào):gh_9d70b445f494,微信公眾號(hào):FPGA設(shè)計(jì)論壇】歡迎添加關(guān)注!文章轉(zhuǎn)載請(qǐng)注明出處。
發(fā)布評(píng)論請(qǐng)先 登錄
概倫電子層次化SoC設(shè)計(jì)規(guī)劃方案NavisPro介紹

驅(qū)動(dòng)板的參數(shù)配置需要考慮哪些因素
影響信道質(zhì)量的主要因素分析
STCO發(fā)展促使EDA工具考慮更多系統(tǒng)級(jí)因素
為什么80%的芯片采用硅晶圓制造

DSR算法的工作原理 影響DSR的主要因素
安裝隧道安全管理系統(tǒng)需要綜合考慮多個(gè)方面的因素

soc芯片與傳統(tǒng)芯片的主要區(qū)別在哪
電流互感器選型的主要步驟和考慮因素

評(píng)論