99精品伊人亚洲|最近国产中文炮友|九草在线视频支援|AV网站大全最新|美女黄片免费观看|国产精品资源视频|精彩无码视频一区|91大神在线后入|伊人终合在线播放|久草综合久久中文

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

如何在Vitis中封裝加速平臺?

FPGA之家 ? 來源:FPGA之家 ? 作者:FPGA之家 ? 2020-12-26 10:20 ? 次閱讀
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

這是《創(chuàng)建 Vitis 加速平臺》系列的第 3 篇博文。在前文中,我們講解了如何創(chuàng)建硬件和軟件工程。在本文中,我們將講解如何在 Vitis 中將所有這些工程封裝在一起。

在 Vitis 中加速軟件功能(創(chuàng)建內(nèi)核)即表示創(chuàng)建硬件 IP 核,并使用由此產(chǎn)生的基礎(chǔ)架構(gòu)將此功能連接到現(xiàn)有平臺。

為此,Vitis 需要重構(gòu)平臺。Vitis 使用 XSA 來重構(gòu) Vivado 工程。隨后,它將追加經(jīng)過更新的硬件,并重新創(chuàng)建 Vivado 工程。

其它所有一切都保持不變,當(dāng)然比特流和生成的內(nèi)核應(yīng)用除外。因此,啟動鏡像不能保持不變。而是由我們提供 BIF 文件,并在其中包含鏡像占位符用于在 Vitis 中創(chuàng)建這些鏡像。

此外,為了能夠執(zhí)行內(nèi)核,我們需要為目標(biāo)硬件執(zhí)行交叉編譯。此處使用的是 PetaLinux 中創(chuàng)建的 sysroot。

準(zhǔn)備鏡像

為了便于使用,我在此對平臺文件進(jìn)行了組織,但這并非必要步驟。重要的是,請牢記創(chuàng)建 BIF 文件時的啟動鏡像位置,因為我們使用的是占位符。

mkdir -p sw_comp/src/a53/xrt/image mkdir sw_comp/src/boot

將 image.ub、boot.scr 和 rootfs.cpio.gz 從 PetaLinux image/linux 文件夾復(fù)制到 sw_comp/src/a53/xrt/image

將 bl31.elf、uboot.elf、zynqmp_fsbl(已重命名為 fsbl.elf)和 pmufw.elf 從 PetaLinux image/linux 文件夾復(fù)制到 sw_comp/src/boot

創(chuàng)建 BIF

BIF 文件在 bootgen 中用于創(chuàng)建 SD 啟動鏡像。

其中包括 BOOT.BIN 文件中所有分區(qū)的位置。以下提供了一個模板。

此處請務(wù)必注意,我們只提供占位符文件名,而不提供實際文件名。工具將添加指向這些文件的路徑。因此,我建議將所有這些文件保存在相同啟動文件夾內(nèi)。zcu104_base 將用作為平臺名稱。

the_ROM_image: { [fsbl_config] a53_x64 [bootloader] [pmufw_image] [destination_device=pl] [destination_cpu=a53-0, exception_level=el-3, trustzone] [destination_cpu=a53-0, exception_level=el-2] }

將 linux.bif 復(fù)制到 sw_comp/src/boot

創(chuàng)建 init.sh 腳本

啟動時將運行此腳本以進(jìn)行 XRT 設(shè)置,并將平臺名稱傳遞到 ZOCL。

將 init.sh 復(fù)制到 sw_comp/src/a53/xrt/image

cp ./platform_desc.txt /etc/xocl.txt export XILINX_XRT=/usr

將 init.sh 復(fù)制到

sw_comp/src/a53/xrt/image

創(chuàng)建 platform_desc.txt

這樣即可將平臺名稱傳遞到 XRT。此處名稱應(yīng)與 Vivado 中提供的平臺名稱匹配:

zcu104_base

將 platform_desc.txt 復(fù)制到

sw_comp/src/a53/xrt/image

創(chuàng)建 QEMU 文件

Vitis IDE 支持軟件仿真和硬件仿真。QEMU 即可用于執(zhí)行此操作。但我們需要傳遞 QEMU 機器詳細(xì)信息。

針對 PMU,需使用 pmu_args.txt 執(zhí)行此操作

-M microblaze-fdt -device loader,file= -machine-path . -display none

將 pmu_args.txt 復(fù)制到 sw_comp/src/boot

此外還需要通過 qemu_args.txt 傳遞 PSU 機器詳細(xì)信息:

-M arm-generic-fdt -serial mon:stdio -global xlnx,zynqmp-boot.cpu-num=0 -global xlnx,zynqmp-boot.use-pmufw=true -net nic -net nic -net nic -net nic -net user -m 4G -device loader,file=,cpu-num=0 -device loader,file= -boot mode=5

將 qemu_args.txt 復(fù)制到

sw_comp/src/boot

在 Vitis 中封裝平臺

啟動 Vitis 并選擇“創(chuàng)建平臺工程 (Create Platform Project)”:

fab24f46-46d4-11eb-8b86-12bb97331649.png

使用 BIF 中所提供的名稱:

faec928c-46d4-11eb-8b86-12bb97331649.png

選擇“根據(jù)硬件規(guī)范 (XSA) 創(chuàng)建 (Create from hardware specification (XSA))”:

fb260ec2-46d4-11eb-8b86-12bb97331649.png

針對操作系統(tǒng)選擇 Linux,然后取消勾選“生成啟動組件 (generate boot components)”,因為在 PetaLinux 中已創(chuàng)建這些組件:

fb8db3d8-46d4-11eb-8b86-12bb97331649.png

注:此處警告信息僅用于聲明需添加 sysroot。

填入上一篇博文中創(chuàng)建的軟件鏡像:

fd45b57c-46d4-11eb-8b86-12bb97331649.png

然后執(zhí)行構(gòu)建:

完成此操作后,平臺將置于 exportzcu104_base.... 至此大功告成。

原文標(biāo)題:創(chuàng)建 Vitis 加速平臺第 3 部分:在 Vitis 中封裝加速平臺

文章出處:【微信公眾號:FPGA之家】歡迎添加關(guān)注!文章轉(zhuǎn)載請注明出處。

責(zé)任編輯:haq

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報投訴
  • 封裝
    +關(guān)注

    關(guān)注

    128

    文章

    8685

    瀏覽量

    145510
  • Vitis
    +關(guān)注

    關(guān)注

    0

    文章

    150

    瀏覽量

    7948

原文標(biāo)題:創(chuàng)建 Vitis 加速平臺第 3 部分:在 Vitis 中封裝加速平臺

文章出處:【微信號:zhuyandz,微信公眾號:FPGA之家】歡迎添加關(guān)注!文章轉(zhuǎn)載請注明出處。

收藏 人收藏
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

    評論

    相關(guān)推薦
    熱點推薦

    何在Unified IDE中創(chuàng)建視覺庫HLS組件

    最近我們分享了開發(fā)者分享|AMD Vitis HLS 系列 1 - AMD Vivado IP 流程(Vitis 傳統(tǒng) IDE)和開發(fā)者分享|AMD Vitis HLS 系列 2:AMD
    的頭像 發(fā)表于 07-02 10:55 ?493次閱讀
    如<b class='flag-5'>何在</b>Unified IDE中創(chuàng)建視覺庫HLS組件

    全新AMD Vitis統(tǒng)一軟件平臺2025.1版本發(fā)布

    全新 AMD Vitis 統(tǒng)一軟件平臺 2025.1 版正式上線!此最新版本為使用 AMD Versal AI 引擎的高性能 DSP 應(yīng)用提供了改進(jìn)后的設(shè)計環(huán)境。
    的頭像 發(fā)表于 06-24 11:44 ?501次閱讀

    使用AMD Vitis Unified IDE創(chuàng)建HLS組件

    這篇文章在開發(fā)者分享|AMD Vitis HLS 系列 1 - AMD Vivado IP 流程(Vitis 傳統(tǒng) IDE) 的基礎(chǔ)上撰寫,但使用的是 AMD Vitis Unified IDE,而不是之前傳統(tǒng)版本的
    的頭像 發(fā)表于 06-20 10:06 ?999次閱讀
    使用AMD <b class='flag-5'>Vitis</b> Unified IDE創(chuàng)建HLS組件

    如何使用AMD Vitis HLS創(chuàng)建HLS IP

    本文逐步演示了如何使用 AMD Vitis HLS 來創(chuàng)建一個 HLS IP,通過 AXI4 接口從存儲器讀取數(shù)據(jù)、執(zhí)行簡單的數(shù)學(xué)運算,然后將數(shù)據(jù)寫回存儲器。接著會在 AMD Vivado Design Suite 設(shè)計中使用此 HLS IP,并使用嵌入式 Vitis 應(yīng)
    的頭像 發(fā)表于 06-13 09:50 ?668次閱讀
    如何使用AMD <b class='flag-5'>Vitis</b> HLS創(chuàng)建HLS IP

    何在基于Arm Neoverse平臺的CPU上構(gòu)建分布式Kubernetes集群

    在本文中,我們將以 X(原 Twitter)為例,演示如何在基于 Arm Neoverse 平臺的 CPU 上構(gòu)建分布式 Kubernetes 集群,以根據(jù)推文實時監(jiān)控情緒變化。如此一來,你可以充分利用 Arm Neoverse 平臺
    的頭像 發(fā)表于 03-25 15:58 ?362次閱讀
    如<b class='flag-5'>何在</b>基于Arm Neoverse<b class='flag-5'>平臺</b>的CPU上構(gòu)建分布式Kubernetes集群

    GPU加速計算平臺的優(yōu)勢

    傳統(tǒng)的CPU雖然在日常計算任務(wù)中表現(xiàn)出色,但在面對大規(guī)模并行計算需求時,其性能往往捉襟見肘。而GPU加速計算平臺憑借其獨特的優(yōu)勢,吸引了行業(yè)內(nèi)人士的廣泛關(guān)注和應(yīng)用。下面,AI部落小編為大家分享GPU加速計算
    的頭像 發(fā)表于 02-23 16:16 ?432次閱讀

    使用AMD Vitis進(jìn)行嵌入式設(shè)計開發(fā)用戶指南

    Zynq MPSoC 和 AMD Alveo 數(shù)據(jù)中心加速器卡)為目標(biāo)的異構(gòu)嵌入式應(yīng)用。 Vitis 工具包括: C++ 編譯器、庫和本征函數(shù),適用于 AI 引擎和可編程邏輯( PL ) 適用于 Arm
    的頭像 發(fā)表于 01-08 09:33 ?1450次閱讀
    使用AMD <b class='flag-5'>Vitis</b>進(jìn)行嵌入式設(shè)計開發(fā)用戶指南

    全新AMD Vitis統(tǒng)一軟件平臺2024.2版本發(fā)布

    全新 AMD Vitis 統(tǒng)一軟件平臺 2024.2 版本已于近期推出。
    的頭像 發(fā)表于 12-11 15:06 ?1063次閱讀

    AMD Vitis Unified Software Platform 2024.2發(fā)布

    近日,全新 AMD Vitis Unified Software Platform 2024.2 版本推出。
    的頭像 發(fā)表于 11-27 15:47 ?750次閱讀

    U50的AMD Vivado Design Tool flow設(shè)置

    AMD Alveo 加速卡使用有兩種流程,AMD Vitis Software Platform flow 和 AMD Vivado Design Tool flow。比較常見的是 Vitis
    的頭像 發(fā)表于 11-13 10:14 ?871次閱讀
    U50的AMD Vivado Design Tool flow設(shè)置

    GPU加速計算平臺是什么

    GPU加速計算平臺,簡而言之,是利用圖形處理器(GPU)的強大并行計算能力來加速科學(xué)計算、數(shù)據(jù)分析、機器學(xué)習(xí)等復(fù)雜計算任務(wù)的軟硬件結(jié)合系統(tǒng)。
    的頭像 發(fā)表于 10-25 09:23 ?601次閱讀

    封裝的運放芯片,沒有使用的運放管腳都怎么處理呢?

    如題,一個芯片中封裝了多個運放,沒有使用的運放管腳都怎么處理呢?
    發(fā)表于 09-18 08:11

    何在采用 SOT563 封裝的 TPS56x242-7 上實現(xiàn)更良好的熱性能

    電子發(fā)燒友網(wǎng)站提供《如何在采用 SOT563 封裝的 TPS56x242-7 上實現(xiàn)更良好的熱性能.pdf》資料免費下載
    發(fā)表于 09-12 11:07 ?0次下載
    如<b class='flag-5'>何在</b>采用 SOT563 <b class='flag-5'>封裝</b>的 TPS56x242-7 上實現(xiàn)更良好的熱性能

    何在兩種類型的SOT663封裝之間進(jìn)行協(xié)同布局

    電子發(fā)燒友網(wǎng)站提供《如何在兩種類型的SOT663封裝之間進(jìn)行協(xié)同布局.pdf》資料免費下載
    發(fā)表于 09-11 11:35 ?0次下載
    如<b class='flag-5'>何在</b>兩種類型的SOT663<b class='flag-5'>封裝</b>之間進(jìn)行協(xié)同布局

    何在SOT-563封裝和SOT-236封裝之間實現(xiàn)共同布局

    電子發(fā)燒友網(wǎng)站提供《如何在SOT-563封裝和SOT-236封裝之間實現(xiàn)共同布局.pdf》資料免費下載
    發(fā)表于 09-04 10:32 ?0次下載
    如<b class='flag-5'>何在</b>SOT-563<b class='flag-5'>封裝</b>和SOT-236<b class='flag-5'>封裝</b>之間實現(xiàn)共同布局