99精品伊人亚洲|最近国产中文炮友|九草在线视频支援|AV网站大全最新|美女黄片免费观看|国产精品资源视频|精彩无码视频一区|91大神在线后入|伊人终合在线播放|久草综合久久中文

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

通過虛擬工藝加速工藝優(yōu)化

電子設(shè)計 ? 來源:電子設(shè)計 ? 作者:電子設(shè)計 ? 2020-12-24 17:57 ? 次閱讀
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

我們不斷向先進(jìn)的CMOS的微縮和新存儲技術(shù)的轉(zhuǎn)型,導(dǎo)致半導(dǎo)體器件結(jié)構(gòu)的日益復(fù)雜化。例如,在3D NAND內(nèi)存中,容量的擴展通過垂直堆棧層數(shù)的增加來實現(xiàn),在保持平面縮放比例恒定的情況下,這帶來了更高深寬比圖形刻蝕工藝上的挑戰(zhàn),同時將更多的階梯連接出來也更加困難。人們通過獨特的整合和圖案設(shè)計方案來解決工藝微縮帶來的挑戰(zhàn),但又引入了設(shè)計規(guī)則方面的難題。

二維 (2D) 設(shè)計規(guī)則檢查 (DRC) 已不足以用來規(guī)范設(shè)計以達(dá)成特定性能和良率目標(biāo)的要求。同時完全依賴實驗設(shè)計 (DOE) 來進(jìn)行工藝表征和優(yōu)化也變得難以操作。以往工程師通過運用DOE實驗來節(jié)省工藝研發(fā)的成本和時間,而現(xiàn)在他們需要進(jìn)行數(shù)以百計的DOE才能達(dá)到目的,這反而需要大量的時間和物料,包括晶圓。

此外,工藝步驟之間非直觀的交互作用,以及狹窄的工藝窗口,使得使用第一性原理建模來同時進(jìn)行性能提升和良率優(yōu)化變得尤為困難。因此需要對復(fù)雜工藝流程進(jìn)行三維建模理解,而虛擬制造建模平臺Coventor SEMulator3D為此而生。

SEMulator3D能提供哪些功能?

該軟件可從一系列標(biāo)準(zhǔn)單元工藝步驟中創(chuàng)建3D虛擬工藝整合模型,以模擬工藝流程。SEMulator3D使用完全整合的工藝流程模型,可以預(yù)測工藝更改對下游工藝步驟的影響,這在過去則需要在晶圓廠中依靠“先制造和后測試”的循環(huán)來實現(xiàn)。

例如,工程師可以使用該軟件對替換金屬柵極 (RMG) FinFET進(jìn)行快速建模,該元件使用先溝槽金屬硬掩模 (TFMHM) 后段制程 (BEOL) 與自對準(zhǔn)通孔工藝 (SAV)。工程師在完成虛擬加工的3D模型之后,就可以進(jìn)行2D和3D的虛擬測量和電學(xué)性能參數(shù)提取。

該軟件的電學(xué)分析組件增加了電阻電容提取功能,有助于理解工藝和設(shè)計靈敏度。該軟件提供了3D建模和驗證電學(xué)性能的快捷平臺。SEMulator3D中使用了有預(yù)測性的工藝模型和能精確匹配實際晶圓的3D結(jié)構(gòu),比其它孤立解決方案中使用的理想化幾何結(jié)構(gòu),更能精確地反映所制造的器件,從而具有更高的精度。

DRAM演示

該演示展現(xiàn)了該平臺如何根據(jù)刻蝕設(shè)備的性能參數(shù)(如材料的刻蝕選擇比和氣流流向通量分布)的變化對器件電學(xué)性能進(jìn)行建模,形象地說明了虛擬制造的案例。簡單的DRAM器件案例研究側(cè)重于對柵極刻蝕行為和刻蝕特征的研究,通過對其做合理設(shè)定來滿足預(yù)先設(shè)定的電學(xué)性能和良率目標(biāo)。

該演示在虛擬制造中使用了典型的工作流程,包括四個步驟:

1. 一個標(biāo)準(zhǔn)工藝流程的建立,此藝流程支持工藝校準(zhǔn),然后生成具有預(yù)測性的3D結(jié)構(gòu)模型。

2. 添加量測參數(shù),以評價器件結(jié)構(gòu)或電學(xué)行為。量測可能包括幾何尺寸測量、3D DRC(設(shè)計規(guī)則檢查)和電學(xué)參數(shù)測量。

3. 使用DOE(實驗設(shè)計)和校準(zhǔn)。

4. 數(shù)據(jù)分析,包括對工藝實現(xiàn)和/或設(shè)計變更的敏感性分析。

標(biāo)準(zhǔn)工藝流程的建立

該演示的標(biāo)準(zhǔn)工藝流程面向2X DRAM。該工藝由Coventor根據(jù)公開數(shù)據(jù)開發(fā),未使用客戶機密信息

圖1:建立模型之后,電容器接觸點結(jié)果如圖所示。此時可以進(jìn)行電學(xué)分析,研究電容器的邊緣效應(yīng)。

在本演示中,DRAM的有源區(qū) (AA) 使用自對準(zhǔn)四重圖形技術(shù) (SAQP) 和傾角20°的光刻-刻蝕-光刻-刻蝕 (LELE或LE2) 對多余的圖形進(jìn)行去除,其間距為28 nm。掩埋字線使用自對準(zhǔn)雙重圖形化技術(shù) (SADP),間距為40 nm,位線使用SADP,間距為44 nm。工藝流程在電容器接觸點 (CC) 處結(jié)束,這使得軟件可以進(jìn)行電學(xué)分析,并能夠分析電容器中的邊緣效應(yīng)。

添加重要度量

每個工藝步驟只需要幾個易于理解和校準(zhǔn)的幾何和物理輸入?yún)?shù)。工作流程的下一步是確定重要量工藝參數(shù)。就像在實際的晶圓廠一樣,單元工藝參數(shù),如沉積一致性、刻蝕的各向異性和選擇比,他們之間相互影響并與其它設(shè)計參數(shù)交互作用,最終以復(fù)雜的方式影響最終器件的結(jié)構(gòu)。

SEMulator3D支持添加兩種幾何測量。第一種是虛擬測量,支持測量模型結(jié)構(gòu)并驗證結(jié)構(gòu)是否符合預(yù)期尺寸。第二種是結(jié)構(gòu)搜索,相關(guān)步驟可以檢查整個3D模型或某些部分,以確定測量極值,如膜厚度、線寬和接觸面積的數(shù)值和位置。它還可以計算電網(wǎng)組件的數(shù)量,這有助于識別電網(wǎng)短路或開路(圖2)。

圖2:虛擬測量步驟(頂部)可幫助測量結(jié)構(gòu),包括CD、刻蝕深度和薄膜厚度。結(jié)構(gòu)搜索步驟(底部)可確定測量極值,并計算電網(wǎng)組件的數(shù)量,如識別網(wǎng)絡(luò)短路或開路。

當(dāng)幾何偏差的位置隨工藝的變化而變化時,結(jié)構(gòu)搜索特別有用。例如,圖2顯示了CC和AA之間的接口最小面積。軟件將高亮顯示該位置,而該位置容易成為器件失效的故障點。

器件電學(xué)性能模擬

器件的電學(xué)性能參數(shù)可以通過器件電學(xué)性能模擬來提取。通過使用與圖2相同的模型,該演示可以在SEMulator3D中進(jìn)行器件電學(xué)仿真

圖3:SEMulator3D可識別3D結(jié)構(gòu)中的器件端口,并像TCAD中那樣仿真電學(xué)性能,但不需要進(jìn)行耗時的TCAD建模。

該軟件有助于識別3D結(jié)構(gòu)中的器件的端口和電極,并模擬器件的特性,如溫度、帶隙和電子/孔遷移率。該軟件允許手動和自動識別節(jié)點(一個或多個連接在一起的引腳),初始電壓或電流可以與選定節(jié)點的電壓掃描一起設(shè)置。

圖3中的電學(xué)仿真示例顯示了兩個柵極、兩個源、一個漏和一個襯底。工程師可以自由設(shè)置偏置電壓或初始電壓以及電壓掃描,如DRAM示例偏置電壓表所示。

然后,工程師可以使用該軟件自動提取重要電學(xué)性能指標(biāo),如一個電壓點上的閾值電壓 (Vth)、亞閾值擺幅 (SS)、漏致勢壘下降 (DIBL) 和開啟電流 (ION)。這些功能無需耗時和嚴(yán)格的TCAD建模即可實現(xiàn),同時可以體現(xiàn)3D工藝變化對電學(xué)性能的影響。

審核編輯:符乾江
聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報投訴
  • 虛擬工藝
    +關(guān)注

    關(guān)注

    0

    文章

    5

    瀏覽量

    6390
  • TCAD
    +關(guān)注

    關(guān)注

    2

    文章

    18

    瀏覽量

    10730
收藏 人收藏
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

    評論

    相關(guān)推薦
    熱點推薦

    修屏 4.0 時代:新啟航數(shù)字孿生技術(shù)如何實現(xiàn)激光修屏修復(fù)工藝遠(yuǎn)程優(yōu)化?

    虛擬映射與動態(tài)優(yōu)化。新啟航數(shù)字孿生技術(shù)打破時空限制,構(gòu)建激光修屏 “物理設(shè)備 - 虛擬模型 - 數(shù)據(jù)交互” 閉環(huán),為遠(yuǎn)程優(yōu)化修復(fù)工藝提供技
    的頭像 發(fā)表于 07-01 09:55 ?326次閱讀
    修屏 4.0 時代:新啟航數(shù)字孿生技術(shù)如何實現(xiàn)激光修屏修復(fù)<b class='flag-5'>工藝</b>遠(yuǎn)程<b class='flag-5'>優(yōu)化</b>?

    電機引線螺栓硬釬焊工藝研究

    通過不同加熱方式對電機引線螺栓硬釬焊的工藝試驗進(jìn)行比較,結(jié)果表明,采用感應(yīng)釬焊的產(chǎn)品,質(zhì)量穩(wěn)定可靠,各項性能指標(biāo)合格,能滿足產(chǎn)品要求,為行業(yè)應(yīng)用提供參考。 高壓三相異步電動機引線螺栓接頭的焊接,采用
    發(fā)表于 05-14 16:34

    什么是SMT錫膏工藝與紅膠工藝?

    SMT錫膏工藝與紅膠工藝是電子制造中兩種關(guān)鍵工藝,主要區(qū)別在于材料特性、工藝目的及適用場景。以下是詳細(xì)解析:
    的頭像 發(fā)表于 05-09 09:15 ?351次閱讀
    什么是SMT錫膏<b class='flag-5'>工藝</b>與紅膠<b class='flag-5'>工藝</b>?

    提供半導(dǎo)體工藝可靠性測試-WLR晶圓可靠性測試

    隨著半導(dǎo)體工藝復(fù)雜度提升,可靠性要求與測試成本及時間之間的矛盾日益凸顯。晶圓級可靠性(Wafer Level Reliability, WLR)技術(shù)通過直接在未封裝晶圓上施加加速應(yīng)力,實現(xiàn)快速
    發(fā)表于 05-07 20:34

    芯片封裝工藝詳解

    封裝工藝正從傳統(tǒng)保護(hù)功能向系統(tǒng)級集成演進(jìn),其核心在于平衡電氣性能、散熱效率與制造成本?。 一、封裝工藝的基本概念 芯片封裝是將半導(dǎo)體芯片通過特定工藝封裝于保護(hù)性外殼中的技術(shù),主要功能包
    的頭像 發(fā)表于 04-16 14:33 ?761次閱讀

    Bi-CMOS工藝解析

    Bi-CMOS工藝將雙極型器件(Bipolar)與CMOS工藝結(jié)合,旨在融合兩者的優(yōu)勢。CMOS具有低功耗、高噪聲容限、高集成度的優(yōu)勢,而雙極型器件擁有大驅(qū)動電流、高速等特性。Bi-CMOS則能通過
    的頭像 發(fā)表于 03-21 14:21 ?1101次閱讀
    Bi-CMOS<b class='flag-5'>工藝</b>解析

    接觸孔工藝簡介

    本文主要簡單介紹探討接觸孔工藝制造流程。以55nm接觸控工藝為切入點進(jìn)行簡單介紹。 ? 在集成電路制造領(lǐng)域,工藝流程主要涵蓋前段工藝(Front End of Line,F(xiàn)EOL)與后
    的頭像 發(fā)表于 02-17 09:43 ?854次閱讀
    接觸孔<b class='flag-5'>工藝</b>簡介

    背金工藝工藝流程

    本文介紹了背金工藝工藝流程。 本文將解析一下背金工藝的具體的工藝流程及每步的工藝原理。 背金工藝
    的頭像 發(fā)表于 02-12 09:33 ?867次閱讀
    背金<b class='flag-5'>工藝</b>的<b class='flag-5'>工藝</b>流程

    焊接工藝過程監(jiān)測器的應(yīng)用與優(yōu)化

    將探討焊接工藝過程監(jiān)測器的應(yīng)用及其優(yōu)化策略。 ### 焊接工藝過程監(jiān)測器概述 焊接工藝過程監(jiān)測器是一種能夠?qū)崟r監(jiān)控焊接過程中的各種參數(shù)(如電流、電壓、速度等)并據(jù)
    的頭像 發(fā)表于 01-07 11:40 ?417次閱讀
    焊接<b class='flag-5'>工藝</b>過程監(jiān)測器的應(yīng)用與<b class='flag-5'>優(yōu)化</b>

    塑封、切筋打彎及封裝散熱工藝設(shè)計

    本文介紹塑封及切筋打彎工藝設(shè)計重點,除此之外,封裝散熱設(shè)計是確保功率器件穩(wěn)定運行和延長使用壽命的重要環(huán)節(jié)。通過優(yōu)化散熱通道、選擇合適的材料和結(jié)構(gòu)以及精確測量熱阻等步驟,可以設(shè)計出具有優(yōu)異散熱
    的頭像 發(fā)表于 11-26 10:46 ?1390次閱讀
    塑封、切筋打彎及封裝散熱<b class='flag-5'>工藝</b>設(shè)計

    請問DAC7731的數(shù)字部分是bipolar工藝還是cmos工藝?

    請問DAC7731的數(shù)字部分是bipolar工藝還是cmos工藝? 管腳懸空時是高阻狀態(tài)還是什么電平狀態(tài)? 手冊中對于不使用的管腳是懸空不做處理,是否意味著管腳有確定狀態(tài),無需管理?
    發(fā)表于 11-26 07:34

    雙阱工藝的制造過程

    與亞微米工藝類似,雙阱工藝是指形成NW和PW的工藝,NMOS 是制造在PW里的,PMOS是制造在NW里的。它的目的是形成PN 結(jié)隔離,使器件之間形成電性隔離,優(yōu)化晶體管的電學(xué)特性。
    的頭像 發(fā)表于 11-04 15:31 ?1599次閱讀
    雙阱<b class='flag-5'>工藝</b>的制造過程

    如何通過改善工藝解決電感噪音問題

    電子發(fā)燒友網(wǎng)站提供《如何通過改善工藝解決電感噪音問題.docx》資料免費下載
    發(fā)表于 11-04 10:23 ?0次下載

    工藝仿真可以分為哪幾個方面?

    是一種基于計算機技術(shù)的模擬方法,通過對生產(chǎn)工藝過程的數(shù)學(xué)建模和計算機仿真,實現(xiàn)對生產(chǎn)過程的模擬和分析。它可以幫助企業(yè)在生產(chǎn)前對生產(chǎn)工藝進(jìn)行優(yōu)化和改進(jìn),提高生產(chǎn)效率和產(chǎn)品質(zhì)量,降低生產(chǎn)成
    的頭像 發(fā)表于 08-22 09:17 ?2419次閱讀

    BiCMOS工藝制程技術(shù)簡介

    按照基本工藝制程技術(shù)的類型,BiCMOS 工藝制程技術(shù)又可以分為以 CMOS 工藝制程技術(shù)為基礎(chǔ)的 BiCMOS 工藝制程技術(shù),或者以雙極型工藝
    的頭像 發(fā)表于 07-23 10:45 ?3242次閱讀
    BiCMOS<b class='flag-5'>工藝</b>制程技術(shù)簡介