在上周舉辦的IEDM 2020上，IMEC展示了一種新穎的動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器（DRAM）單元架構(gòu)，該架構(gòu)實(shí)現(xiàn)了兩種銦鎵鋅氧化物薄膜晶體管（IGZO-TFT），并且沒(méi)有存儲(chǔ)電容器。

對(duì)于不同的單元尺寸，這種2T0C（2晶體管0電容器）配置的DRAM單元顯示的保留時(shí)間超過(guò)400s–顯著降低了存儲(chǔ)器的刷新率和功耗。

在BEOL中處理IGZO-TFT的能力減少了CELL的占地面積，并為堆疊單個(gè)CELL提供了可能性。這些突破性成果為低功耗和高密度單片3D-DRAM存儲(chǔ)器鋪平了道路。

（a）2T0C DRAM單元的示意圖，其中存儲(chǔ)元件是讀取晶體管的氧化物電容Cox；（b）2T0C DRAM陣列在單個(gè)平面上的示意性俯視圖示例。

A-A‘截面方向表示，可以通過(guò)（c）堆疊2T0C單元的幾層來(lái)增加陣列密度。將傳統(tǒng)的1T1C（一個(gè)晶體管一個(gè)電容器）的DRAM擴(kuò)展到超過(guò)32Gb的裸片密度面臨著兩個(gè)主要挑戰(zhàn)。

首先，基于Si的陣列晶體管縮放的困難使得在減小單元尺寸的同時(shí)保持所需的關(guān)斷電流和world line resistance 具有挑戰(zhàn)性。

其次，3D集成和可擴(kuò)展性（通向高密度DRAM的終極途徑）受到對(duì)存儲(chǔ)電容器需求的限制。Imec提出了一種新穎的DRAM體系結(jié)構(gòu)，可以應(yīng)對(duì)這兩個(gè)挑戰(zhàn)，從而提供了一條通往低功耗高密度3D-DRAM存儲(chǔ)器的擴(kuò)展路徑。

新架構(gòu)實(shí)現(xiàn)了兩個(gè)IGZO-TFT，它們以極低的關(guān)斷電流而聞名，并且沒(méi)有存儲(chǔ)電容器。在這種2T0C配置中，讀取晶體管的寄生電容用作存儲(chǔ)元件。

由于3x10 -19 A / ？m的極低（抽出）關(guān)斷電流，所得DRAM單元的保留時(shí)間》 400s。這些突破的結(jié)果是在300mm晶圓上加工的優(yōu)化規(guī)模IGZO晶體管（柵極長(zhǎng)度為45nm）上獲得的。

優(yōu)化旨在抑制氧和氫缺陷對(duì)電流和閾值電壓的影響-這是開(kāi)發(fā)IGZO-TFT的主要挑戰(zhàn)之一。

imec計(jì)劃總監(jiān)Gouri Sankar Kar表示，除了保留時(shí)間長(zhǎng)之外，基于IGZO-TFT的DRAM單元還具有超越當(dāng)前DRAM技術(shù)的第二個(gè)主要優(yōu)勢(shì)。

與Si不同，IGZO-TFT晶體管可以在相對(duì)較低的溫度下制造，因此，與BEOL處理兼容，這使我們能夠?qū)RAM存儲(chǔ)器單元的外圍移動(dòng)到存儲(chǔ)器陣列下方，從而顯著減少了存儲(chǔ)器裸片的占位面積；

此外，BEOL處理還開(kāi)辟了通往堆疊單個(gè)DRAM單元的途徑，從而使3D DRAM體系結(jié)構(gòu)成為可能。

IMEC的突破性解決方案將有助于拆除所謂的內(nèi)存墻，使DRAM內(nèi)存在要求苛刻的應(yīng)用（例如云計(jì)算和人工智能）中繼續(xù)發(fā)揮關(guān)鍵作用。
責(zé)編AJX