99精品伊人亚洲|最近国产中文炮友|九草在线视频支援|AV网站大全最新|美女黄片免费观看|国产精品资源视频|精彩无码视频一区|91大神在线后入|伊人终合在线播放|久草综合久久中文

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

FPGA低功耗的設(shè)計技巧詳細介紹

Wildesbeast ? 來源:網(wǎng)絡(luò)整理 ? 作者:佚名 ? 2020-12-12 09:08 ? 次閱讀
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

對于研發(fā)人員而言,大家總是在追求低功耗設(shè)計。采用低功耗設(shè)計,無疑是能夠帶來諸多好處。為幫助大家了解如何降低功耗,本文中,小編將對降低FPGA功耗的設(shè)計技巧加以闡述。如果你對功耗、低功耗以及相關(guān)內(nèi)容具有興趣,不妨繼續(xù)往下閱讀哦。

新一代 FPGA的速度變得越來越快,密度變得越來越高,邏輯資源也越來越多。那么如何才能確保功耗不隨這些一起增加呢?很多設(shè)計抉擇可以影響系統(tǒng)的功耗,這些抉擇包括從顯見的器件選擇到細小的基于使用頻率的狀態(tài)機值的選擇等。

為了更好地理解本文將要討論的設(shè)計技巧為什么能夠節(jié)省功耗,我們先對功耗做一個簡單介紹。

功耗包含兩個因素:動態(tài)功耗和靜態(tài)功耗。動態(tài)功耗是指對器件內(nèi)的容性負(fù)載充放電所需的功耗。它很大程度上取決于頻率、電壓和負(fù)載。這三個變量中的每個變量均在您的某種控制之下。

動態(tài)功耗 = 電容×電壓2×頻率

靜態(tài)功耗是指由器件中所有晶體管的泄漏電流(源極到漏極以及柵極泄漏,常常集中為靜止電流)引起的功耗,以及任何其他恒定功耗需求之和。泄漏電流很大程度上取決于結(jié)溫和晶體管尺寸。

恒定功耗需求包括因終接(如上拉電阻)而造成的電流泄漏。沒有多少措施可以采用來影響泄漏,但恒定功耗可以得到控制。

盡早考慮功耗

您在設(shè)計的早期階段做出的功耗決定影響最大。決定采用什么元件對功耗具有重大意義,而在時鐘上插入一個 BUFGMUX 則影響甚微。對功耗的考慮越早越好。

恰當(dāng)?shù)脑?/p>

并不是所有元件都具有相同的靜止功耗。根據(jù)普遍規(guī)則,器件工藝技術(shù)尺寸越小,泄漏功耗越大。但并不是所有工藝技術(shù)都一樣。例如,對于 90 nm 技術(shù)來說,Virtex-4 器件與其他 90 nm FPGA 技術(shù)之間在靜止功耗方面存在顯著差異,

然而,在靜止功耗隨工藝技術(shù)縮小而增加的同時,動態(tài)功耗卻隨之減小,這是由于較小的工藝有著更低的電壓和電容??紤]好哪種功耗對你的設(shè)計影響更大——待機(靜止)功耗還是動態(tài)功耗。

除通用切片邏輯單元外,所有Xilinx器件都具有專門邏輯。其形式有塊 RAM、18×18 乘法器、DSP48 塊、SRL16s,以及其他邏輯。這不僅在于專門邏輯具有更高的性能,還在于它們具有更低的密度,因而對于相同的操作可以消耗較少的功率。評估您的器件選項時,請考慮專門邏輯的類型和數(shù)量。

選擇適當(dāng)?shù)?I/O 標(biāo)準(zhǔn)也可以節(jié)省功耗。這些都是簡單的決定,如選擇最低的驅(qū)動強度或較低的電壓標(biāo)準(zhǔn)。當(dāng)系統(tǒng)速度要求使用高功率 I/O 標(biāo)準(zhǔn)時,計劃一個缺省狀態(tài)以降低功耗。有的 I/O 標(biāo)準(zhǔn)(如 GTL/+)需要使用一個上拉電阻才能正常工作。因此如果該 I/O 的缺省狀態(tài)為高電平而不是低電平,就可以節(jié)省通過該終接電阻的直流功耗。對于 GTL+,將50Ω終接電阻的適當(dāng)缺省狀態(tài)設(shè)置為 1.5V,可使每個 I/O 節(jié)省功耗 30 mA。

數(shù)據(jù)使能

當(dāng)總線上的數(shù)據(jù)與寄存器相關(guān)時,經(jīng)常使用片選或時鐘使能邏輯來控制寄存器的使能。進一步來說,盡早對該邏輯進行“數(shù)據(jù)使能”,以阻止數(shù)據(jù)總線與時鐘使能寄存器組合邏輯之間不必要的轉(zhuǎn)換,如圖 1 所示。紅色波形表示原設(shè)計;綠色波形表示修改后的設(shè)計。

另一種選擇是在電路板上而不是在芯片上進行這種“數(shù)據(jù)使能”。以盡可能減小處理器時鐘周期。此概念是使用 CPLD 從處理器卸載簡單任務(wù),以便使其更長時間地處于待機模式。

讓我們來看一個在狀態(tài) 7 和狀態(tài) 8 之間頻繁進行狀態(tài)轉(zhuǎn)換的狀態(tài)機。如果您為該狀態(tài)機選擇二進制編碼,將意味著對于每次狀態(tài) 7 和狀態(tài) 8 之間的狀態(tài)轉(zhuǎn)換,將有四位需要改變狀態(tài),如表 1 所示。如果狀態(tài)機采用格雷碼而不是二進制碼來設(shè)計,則這兩個狀態(tài)之間的轉(zhuǎn)移所需的邏輯轉(zhuǎn)換的數(shù)量將降至僅一位。另外,如果將狀態(tài) 7 和 8 分別編碼為 0010 和 0011,也可以達到同樣的效果。

時鐘管理

在一個設(shè)計的所有吸收功耗的信號當(dāng)中,時鐘是罪魁禍?zhǔn)住km然一個時鐘可能運行在 100 MHz,但從該時鐘派生出的信號卻通常運行在主時鐘頻率的較小分量(通常為 12% ~ 15%)。此外,時鐘的扇出一般也比較高——這兩個因素顯示,為了降低功耗,應(yīng)當(dāng)認(rèn)真研究時鐘。

如果設(shè)計的某個部分可以處于非活動狀態(tài),則可以考慮使用一個 BUFG-MUX 來禁止時鐘樹翻轉(zhuǎn),而不是使用時鐘使能。時鐘使能將阻止寄存器進行不必要的翻轉(zhuǎn),但時鐘樹仍然會翻轉(zhuǎn),消耗功率。不過采用時鐘使能總比什么措施也沒有強。

隔離時鐘以使用最少數(shù)量的信號區(qū)。不使用的時鐘樹信號區(qū)不會翻轉(zhuǎn),從而降低該時鐘網(wǎng)絡(luò)的負(fù)載。仔細布局可以在不影響實際設(shè)計的情況下達到此目標(biāo)。

對 FPGA 顯然也可以使用同一概念。雖然 FPGA 不一定擁有待機模式,但使用一個 CPLD 中途欄截總線數(shù)據(jù)并有選擇地將數(shù)據(jù)饋送到 FPGA 也可以省去不必要的輸入轉(zhuǎn)換。

CoolRunner-II CPLD 包含一種稱為“數(shù)據(jù)門控”的功能,可以禁止引腳上的邏輯轉(zhuǎn)換到達 CPLD 的內(nèi)部邏輯。該數(shù)據(jù)門控使能可通過片上邏輯或引腳來控制。

狀態(tài)機設(shè)計

根據(jù)預(yù)測的下一狀態(tài)條件列舉狀態(tài)機,并選擇常態(tài)之間轉(zhuǎn)換位較少的狀態(tài)值。這樣,您就能夠盡可能減少狀態(tài)機網(wǎng)絡(luò)的轉(zhuǎn)換量(頻率)。確定常態(tài)轉(zhuǎn)換和選擇適當(dāng)?shù)臓顟B(tài)值,是降低功耗且對設(shè)計影響較小的一種簡單方法。編碼形式越簡單(一位有效編碼或格雷碼),使用的解碼邏輯也會越少。

功耗估算工具

賽靈思提供了兩種形式的功耗估算工具:一種叫做 Web Power Tools 的設(shè)計前工具和一種叫做 Xpower 的設(shè)計后工具。利用它,您可以僅憑設(shè)計利用率估計就能獲得功耗評估,而無需實際設(shè)計文件。

XPower 是一種設(shè)計后工具,用于分析實際器件利用率,并結(jié)合實際的適配后 (post-fit) 仿真數(shù)據(jù)(VCD 文件格式),給出實際功耗數(shù)據(jù)。利用 Xpower,您可以在完全不接觸芯片的情況下分析設(shè)計改變對總功耗的影響。

基于 Web 的功耗工具

基于 Web 的功耗估計是在設(shè)計流程的早期獲得器件功耗情況的最快捷和最方便的方法。這些工具每個季度都會發(fā)布新版本,因此信息總是最新的,且不需要安裝或下載,只需要擁有互聯(lián)網(wǎng)連接和 Web 瀏覽器即可。您可以指定設(shè)計參數(shù)并保存和加載設(shè)計設(shè)置,免去了通過交互使用重新輸入設(shè)計參數(shù)的麻煩。只要有對設(shè)計行為的估計并選定目標(biāo)器件即可開始。

Xpower:集成的設(shè)計專用功耗分析

Xpower 是所有 Xilinx ISE設(shè)計工具的一個免費組件,您可以利用它對您的基于設(shè)計的功耗需求進行詳細得多的估計。XPower 是在映射或布局和布線后設(shè)計的基礎(chǔ)上對器件功耗進行估計的。

對于成熟的投產(chǎn)的 FPGA 和 CPLD,XPower 計算出的功耗估計的平均設(shè)計批量誤差 (suite error) 小于 10%。它將把器件數(shù)據(jù)與您的設(shè)計文件結(jié)合起來綜合考慮,并按照您的專門設(shè)計信息給出估計器件功耗的高精度報告。

XPower直接集成在 ISE 軟件中,可提供層次化的詳細的功耗顯示、詳細的總結(jié)報告和功耗向?qū)?,即使是新用戶也可輕易上手。XPower 可接受仿真的設(shè)計活動數(shù)據(jù),并可以 GUI 模式和批處理模式運行。

XPower 將考慮設(shè)計中的每個網(wǎng)絡(luò)和邏輯元素。ISE 設(shè)計文件提供準(zhǔn)確的資源使用情況;XPower 交叉參考布線信息以及特性化電容數(shù)據(jù)。于是物理資源針對電容進行特性化。設(shè)計特性化將對新器件持續(xù)進行,以給出最精確的結(jié)果。Xpower 使用了網(wǎng)絡(luò)翻轉(zhuǎn)速率和輸出負(fù)載。然后 XPower 計算功耗和結(jié)溫,還可以顯示單個網(wǎng)絡(luò)的功耗數(shù)據(jù)。

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報投訴
  • FPGA
    +關(guān)注

    關(guān)注

    1645

    文章

    22050

    瀏覽量

    618732
  • cpld
    +關(guān)注

    關(guān)注

    32

    文章

    1257

    瀏覽量

    171538
  • 寄存器
    +關(guān)注

    關(guān)注

    31

    文章

    5434

    瀏覽量

    124582
收藏 人收藏
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

    評論

    相關(guān)推薦
    熱點推薦

    FPGA低功耗設(shè)計

    FPGA功耗高度依賴于用戶的設(shè)計,沒有哪種單一的方法能夠?qū)崿F(xiàn)這種功耗的降低。目前許多終端市場對可編程邏輯器件設(shè)計的低功耗要求越來越苛刻。
    發(fā)表于 11-28 11:45 ?1284次閱讀

    聊一聊FPGA低功耗設(shè)計的那些事兒

    以下是筆者一些關(guān)于FPGA功耗估計和如何進行低功耗設(shè)計的知識。##關(guān)于FPGA低功耗設(shè)計,可從兩方面著手:1)算法優(yōu)化;2)
    發(fā)表于 12-17 09:27 ?9748次閱讀

    FPGA低功耗設(shè)計小貼士

    FPGA功耗高度依賴于用戶的設(shè)計,沒有哪種單一的方法能夠?qū)崿F(xiàn)這種功耗的降低,如同其它多數(shù)事物一樣,降低功耗的設(shè)計就是一種協(xié)調(diào)和平衡藝術(shù),在進行低功
    發(fā)表于 02-09 14:58

    FPGA設(shè)計怎么降低功耗

    目前許多終端市場對可編程邏輯器件設(shè)計的低功耗要求越來越苛刻。工程師們在設(shè)計如路由器、交換機、基站及存儲服務(wù)器等通信產(chǎn)品時,需要密度更大、性能更好的FPGA,但滿足功耗要求已成為非常緊迫的任務(wù)。而在
    發(fā)表于 07-15 08:16

    FPGA低功耗該怎么設(shè)計?

    FPGA功耗高度依賴于用戶的設(shè)計,沒有哪種單一的方法能夠?qū)崿F(xiàn)這種功耗的降低,在進行低功耗器件的設(shè)計時,人們必須仔細權(quán)衡性能、易用性、成本、密度以及功率等諸多指標(biāo)。
    發(fā)表于 08-29 07:52

    具有低功耗意識的FPGA設(shè)計方法

    具有低功耗意識的FPGA設(shè)計方法 ILGOO系列低功耗FPGA產(chǎn)品   Actel公司的ILGOO系列器件是低功耗
    發(fā)表于 11-26 09:41 ?1030次閱讀
    具有<b class='flag-5'>低功耗</b>意識的<b class='flag-5'>FPGA</b>設(shè)計方法

    便攜式產(chǎn)品具有低功耗意識的FPGA設(shè)計方法

    便攜式產(chǎn)品具有低功耗意識的FPGA設(shè)計方法   ILGOO系列低功耗FPGA產(chǎn)品   Actel公司的ILGOO系列器件是低功耗
    發(fā)表于 11-30 09:46 ?814次閱讀
    便攜式產(chǎn)品具有<b class='flag-5'>低功耗</b>意識的<b class='flag-5'>FPGA</b>設(shè)計方法

    低功耗Cyclone IV FPGA

    低功耗Cyclone IV FPGA Altera公司宣布,開始批量發(fā)售Cyclone IV FPGA。公司還宣布開始提供基于Cyclone IV GX的收發(fā)器入門開發(fā)套件。Altera的Cyclone IV
    發(fā)表于 03-31 10:42 ?1626次閱讀

    FPGA低功耗設(shè)計分析

     FPGA功耗高度依賴于用戶的設(shè)計,沒有哪種單一的方法能夠?qū)崿F(xiàn)這種功耗的降低,在進行低功耗器件的設(shè)計時,人們必須仔細權(quán)衡性能、易用性、成本、密度以及功率等諸多指標(biāo)
    發(fā)表于 07-01 11:08 ?689次閱讀

    FPGA架構(gòu)的功耗及影響功耗的用戶選擇方案

      本文將介紹FPGA功耗、流行的低功耗功能件以及影響功耗的用戶選擇方案,并探討近期的低功耗
    發(fā)表于 08-27 10:57 ?1977次閱讀
    <b class='flag-5'>FPGA</b>架構(gòu)的<b class='flag-5'>功耗</b>及影響<b class='flag-5'>功耗</b>的用戶選擇方案

    FPGA功率損耗與低功耗設(shè)計的實現(xiàn)

    設(shè)計者通過優(yōu)化自己的設(shè)計和注意某些具體情況,可以在FPGA設(shè)計中實現(xiàn)低功耗。通過一款具體的FPGA產(chǎn)品了解其低功耗的解決方式,為設(shè)計提供了指導(dǎo)。FP
    發(fā)表于 11-23 10:37 ?1573次閱讀

    解析FPGA低功耗設(shè)計

    關(guān)鍵詞:FPGA , 低功耗 , RTL 在項目設(shè)計初期,基于硬件電源模塊的設(shè)計考慮,對FPGA設(shè)計中的功耗估計是必不可少的。筆者經(jīng)歷過一個項目,整個系統(tǒng)的
    發(fā)表于 09-07 14:58 ?642次閱讀

    什么是低功耗,對FPGA低功耗設(shè)計的介紹

    功耗是各大設(shè)計不可繞過的話題,在各大設(shè)計中,我們應(yīng)當(dāng)追求低功耗。為增進大家對低功耗的認(rèn)識,本文將對FPGA低功耗設(shè)計予以
    的頭像 發(fā)表于 10-28 15:02 ?3364次閱讀

    還在了解什么是低功耗?FPGA低功耗設(shè)計詳解

    功耗是各大設(shè)計不可繞過的話題,在各大設(shè)計中,我們應(yīng)當(dāng)追求低功耗。為增進大家對低功耗的認(rèn)識,本文將對FPGA低功耗設(shè)計予以
    的頭像 發(fā)表于 10-26 18:51 ?3180次閱讀

    FPGA功耗詳細介紹讓你實現(xiàn)FPGA低功耗設(shè)計

    功耗是我們關(guān)注的設(shè)計焦點之一,優(yōu)秀的器件設(shè)計往往具備低功耗特點。在前兩篇文章中,小編對基于Freez技術(shù)的低功耗設(shè)計以及FPGA低功耗設(shè)計有
    發(fā)表于 02-14 17:50 ?6900次閱讀