99精品伊人亚洲|最近国产中文炮友|九草在线视频支援|AV网站大全最新|美女黄片免费观看|国产精品资源视频|精彩无码视频一区|91大神在线后入|伊人终合在线播放|久草综合久久中文

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評(píng)論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫(xiě)文章/發(fā)帖/加入社區(qū)
會(huì)員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

半導(dǎo)體工藝開(kāi)發(fā):利用虛擬晶圓制造的統(tǒng)計(jì)數(shù)據(jù)來(lái)提高良率

ss ? 來(lái)源:粵訊 ? 作者:粵訊 ? 2020-12-10 18:03 ? 次閱讀
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

半導(dǎo)體工藝的開(kāi)發(fā)絕非易事,每一代器件研發(fā)的難度和成本在不斷提升。用傳統(tǒng)的先構(gòu)建再測(cè)試的方法來(lái)開(kāi)發(fā)最先進(jìn)的工藝過(guò)于耗時(shí)且成本過(guò)高,如今已經(jīng)不再適用。

工藝開(kāi)發(fā)的高成本

大多數(shù)芯片設(shè)計(jì)師需要基于現(xiàn)有制造工藝來(lái)開(kāi)發(fā)新產(chǎn)品,但這些工藝本身也需要工程師來(lái)開(kāi)發(fā)。工藝開(kāi)發(fā),相較于設(shè)計(jì)新的芯片,對(duì)于工程師以及他們的技能要求完全不同。前者的目標(biāo)在于創(chuàng)造新的半導(dǎo)體制造工藝,不僅要滿足器件性能要求而且要保證高良率。

過(guò)去的開(kāi)發(fā)人員需要準(zhǔn)備多種測(cè)試晶圓來(lái)確定特定器件的最佳工藝需求。他們需要先制造一組晶圓并對(duì)其做分析,然后基于分析結(jié)果來(lái)改進(jìn)下一輪的制造工藝步驟。隨著特征尺寸的縮小,每次更新的工藝會(huì)對(duì)變量更加敏感。在測(cè)試時(shí)還必須考慮之前的開(kāi)發(fā)中可能忽略的特征和寄生現(xiàn)象,這進(jìn)一步提高了測(cè)試的復(fù)雜性和數(shù)據(jù)量。在最終確定整個(gè)工藝流程之前要不斷循環(huán)重復(fù)這一過(guò)程,由此帶來(lái)的時(shí)間和成本會(huì)不斷攀升,因此要將這樣的方法用于最先進(jìn)的技術(shù)節(jié)點(diǎn)幾乎是不現(xiàn)實(shí)的。

使用虛擬晶圓進(jìn)行測(cè)試

如今我們可以用虛擬制造來(lái)代替這種耗時(shí)且成本高昂的傳統(tǒng)方法。虛擬制造是指用計(jì)算機(jī)模擬制造真實(shí)晶圓的工藝過(guò)程(如圖1所示)。半導(dǎo)體工藝工程師可以用虛擬模型來(lái)測(cè)試制造設(shè)備的各種不同配置,其中的變量遠(yuǎn)超真實(shí)場(chǎng)景下的測(cè)試。通過(guò)模擬整個(gè)工藝流程,設(shè)計(jì)人員可以在幾天(而非幾個(gè)月)內(nèi)完成數(shù)千個(gè)晶圓的虛擬制造。以圖形動(dòng)畫(huà)展現(xiàn)的可視化工藝流程可以幫助他們快速了解情況、調(diào)整工藝配方和器件集成方案,并評(píng)估各項(xiàng)調(diào)整對(duì)電性能的影響。

利用虛擬晶圓制造的統(tǒng)計(jì)數(shù)據(jù)來(lái)提高良率

基于大量數(shù)據(jù)的統(tǒng)計(jì)分析能夠讓開(kāi)發(fā)人員對(duì)選定的工藝設(shè)置更有信心。虛擬制造的建模能納入真實(shí)條件下無(wú)法模擬的缺陷和隨機(jī)變化,讓開(kāi)發(fā)人員能夠測(cè)試器件架構(gòu)對(duì)工藝流程中各種不可預(yù)測(cè)因素的靈敏度。

優(yōu)化新存儲(chǔ)器或邏輯制造流程的工藝設(shè)置方式有數(shù)種,其中最簡(jiǎn)單的就是選擇一個(gè)變量并研究其影響。以關(guān)鍵尺寸 (CD) 為例,它是指能保證達(dá)到所需電性能的器件特征尺寸。開(kāi)發(fā)人員可以先設(shè)定一個(gè)從低到高的特定尺寸范圍,然后測(cè)試該范圍內(nèi)不同尺寸數(shù)值對(duì)器件性能(例如閾值電壓)的影響,他們還可以用這些建模來(lái)測(cè)試交叉工序之間的相互作用。

然而,上述方法并不足以研究各工藝步驟以及最終結(jié)構(gòu)之間錯(cuò)綜復(fù)雜的相互作用。我們要用的第二種方法是蒙特卡洛分析,即隨機(jī)改變各種工藝和器件參數(shù),并計(jì)算得出最終器件的幾何形狀和性能(如圖2所示),這些數(shù)據(jù)可以自動(dòng)定義所需的工藝和設(shè)計(jì)參數(shù)以滿足特定良率和性能的要求??梢哉f(shuō)這是虛擬技術(shù)最主要的用武之地,非常適用于測(cè)試眾多不同工藝之間的相互作用。

基于虛擬制造的統(tǒng)計(jì)實(shí)驗(yàn)

用于虛擬制造的SEMulator3D

SEMulator3D是泛林集團(tuán)旗下Coventor公司開(kāi)發(fā)的虛擬制造平臺(tái),可用于定義所有工藝步驟以及器件建模、指標(biāo)數(shù)據(jù)收集、電性與器件分析、結(jié)果統(tǒng)計(jì)分析和基于圖形動(dòng)畫(huà)的工藝流程可視化。如今很多半導(dǎo)體公司都在使用該平臺(tái)來(lái)優(yōu)化和擴(kuò)展先進(jìn)的工藝節(jié)點(diǎn),開(kāi)發(fā)像GAA(全包圍柵極)晶體管(如圖3所示)這樣先進(jìn)的新技術(shù)。

這樣的虛擬制造技術(shù)代表了半導(dǎo)體工藝開(kāi)發(fā)的未來(lái),能讓新的工藝提前數(shù)月問(wèn)世,并為領(lǐng)先的半導(dǎo)體公司帶來(lái)高達(dá)數(shù)億美元的市場(chǎng)機(jī)會(huì)。

責(zé)任編輯:xj

聲明:本文內(nèi)容及配圖由入駐作者撰寫(xiě)或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場(chǎng)。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問(wèn)題,請(qǐng)聯(lián)系本站處理。 舉報(bào)投訴
  • 半導(dǎo)體
    +關(guān)注

    關(guān)注

    335

    文章

    28901

    瀏覽量

    237639
  • 虛擬工藝
    +關(guān)注

    關(guān)注

    0

    文章

    5

    瀏覽量

    6391
收藏 人收藏
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

    評(píng)論

    相關(guān)推薦
    熱點(diǎn)推薦

    半導(dǎo)體制造低?RFID技術(shù)如何破解追溯難題?

    工業(yè)4.0時(shí)代,晶圓廠正通過(guò)RFID和SECS/GEM協(xié)議實(shí)現(xiàn)數(shù)字化升級(jí)。每片晶嵌入RFID載碼體,形成“數(shù)字基因”,而SECS協(xié)議構(gòu)建智能工廠的神經(jīng)網(wǎng)絡(luò),推動(dòng)半導(dǎo)體制造從經(jīng)驗(yàn)驅(qū)動(dòng)轉(zhuǎn)向數(shù)據(jù)驅(qū)動(dòng)
    的頭像 發(fā)表于 05-30 10:13 ?186次閱讀
    <b class='flag-5'>半導(dǎo)體制造</b><b class='flag-5'>良</b><b class='flag-5'>率</b>低?RFID技術(shù)如何破解<b class='flag-5'>晶</b><b class='flag-5'>圓</b>追溯難題?

    wafer厚度(THK)翹曲度(Warp)彎曲度(Bow)等數(shù)據(jù)測(cè)量的設(shè)備

    測(cè)量。 (2)系統(tǒng)覆蓋襯底切磨拋,光刻/蝕刻后翹曲度檢測(cè),背面減薄厚度監(jiān)測(cè)等關(guān)鍵工藝環(huán)節(jié)。 作為半導(dǎo)體工業(yè)的“地基”,其高純度、單晶結(jié)構(gòu)和大尺寸等特點(diǎn),支撐了芯片的高性能與低成本
    發(fā)表于 05-28 16:12

    隱裂檢測(cè)提高半導(dǎo)體行業(yè)效率

    半導(dǎo)體行業(yè)是現(xiàn)代制造業(yè)的核心基石,被譽(yù)為“工業(yè)的糧食”,而半導(dǎo)體制造的核心基板,其質(zhì)量直接決定芯片的性能、
    的頭像 發(fā)表于 05-23 16:03 ?255次閱讀
    <b class='flag-5'>晶</b><b class='flag-5'>圓</b>隱裂檢測(cè)<b class='flag-5'>提高</b><b class='flag-5'>半導(dǎo)體</b>行業(yè)效率

    瑞樂(lè)半導(dǎo)體——On Wafer WLS-EH無(wú)線測(cè)溫系統(tǒng)半導(dǎo)體制造工藝溫度監(jiān)控的革新方案

    半導(dǎo)體制造中,工藝溫度的精確控制直接關(guān)系到加工的與器件性能。傳統(tǒng)的測(cè)溫技術(shù)(如有線測(cè)溫
    的頭像 發(fā)表于 05-12 22:26 ?320次閱讀
    瑞樂(lè)<b class='flag-5'>半導(dǎo)體</b>——On Wafer WLS-EH無(wú)線<b class='flag-5'>晶</b><b class='flag-5'>圓</b>測(cè)溫系統(tǒng)<b class='flag-5'>半導(dǎo)體制造</b><b class='flag-5'>工藝</b>溫度監(jiān)控的革新方案

    提供半導(dǎo)體工藝可靠性測(cè)試-WLR可靠性測(cè)試

    隨著半導(dǎo)體工藝復(fù)雜度提升,可靠性要求與測(cè)試成本及時(shí)間之間的矛盾日益凸顯。級(jí)可靠性(Wafer Level Reliability, WLR)技術(shù)通過(guò)直接在未封裝
    發(fā)表于 05-07 20:34

    半導(dǎo)體制造流程介紹

    本文介紹了半導(dǎo)體集成電路制造中的制備、制造
    的頭像 發(fā)表于 04-15 17:14 ?692次閱讀
    <b class='flag-5'>半導(dǎo)體</b><b class='flag-5'>晶</b><b class='flag-5'>圓</b><b class='flag-5'>制造</b>流程介紹

    最全最詳盡的半導(dǎo)體制造技術(shù)資料,涵蓋工藝到后端封測(cè)

    資料介紹 此文檔是最詳盡最完整介紹半導(dǎo)體前端工藝和后端制程的書(shū)籍,作者是美國(guó)人Michael Quirk??赐晗嘈拍銓?duì)整個(gè)芯片制造流程會(huì)非常清晰地了解。從硅片制造,到晶圓廠芯片
    發(fā)表于 04-15 13:52

    甩干機(jī)如何降低碎片

    半導(dǎo)體制造過(guò)程中,甩干機(jī)發(fā)揮著至關(guān)重要的作用。然而,甩干過(guò)程中的碎片問(wèn)題一直是影響生產(chǎn)效率和產(chǎn)品質(zhì)量的關(guān)鍵因素之一。
    的頭像 發(fā)表于 03-25 10:49 ?377次閱讀

    注塑工藝—推動(dòng)PEEK夾在半導(dǎo)體的高效應(yīng)用

    半導(dǎo)體行業(yè)的核心—制造中,材料的選擇至關(guān)重要。PEEK具有耐高溫、耐化學(xué)腐蝕、耐磨、尺寸穩(wěn)定性和抗靜電等優(yōu)異性能,在
    的頭像 發(fā)表于 03-20 10:23 ?382次閱讀
    注塑<b class='flag-5'>工藝</b>—推動(dòng)PEEK<b class='flag-5'>晶</b><b class='flag-5'>圓</b>夾在<b class='flag-5'>半導(dǎo)體</b>的高效應(yīng)用

    【「大話芯片制造」閱讀體驗(yàn)】+ 芯片制造過(guò)程和生產(chǎn)工藝

    的工序還要保證芯片,真是太難了。前道工序要在上布置電阻、電容、二極管、三極管等器件,同時(shí)要完成器件之間的連接線。 隨著芯片的功能不斷增加,其
    發(fā)表于 12-30 18:15

    半導(dǎo)體制造工藝流程

    半導(dǎo)體制造是現(xiàn)代電子產(chǎn)業(yè)中不可或缺的一環(huán),它是整個(gè)電子行業(yè)的基礎(chǔ)。這項(xiàng)工藝的流程非常復(fù)雜,包含了很多步驟和技術(shù),下面將詳細(xì)介紹其主要的
    的頭像 發(fā)表于 12-24 14:30 ?3280次閱讀
    <b class='flag-5'>半導(dǎo)體</b><b class='flag-5'>晶</b><b class='flag-5'>圓</b><b class='flag-5'>制造</b><b class='flag-5'>工藝</b>流程

    制造限制因素簡(jiǎn)述(1)

    。累積等于這個(gè)單獨(dú)電路的簡(jiǎn)單累積fab計(jì)算。請(qǐng)注意,即使有非常高的單個(gè)站點(diǎn),隨著
    的頭像 發(fā)表于 10-09 09:50 ?1237次閱讀
    <b class='flag-5'>晶</b><b class='flag-5'>圓</b><b class='flag-5'>制造</b><b class='flag-5'>良</b><b class='flag-5'>率</b>限制因素簡(jiǎn)述(1)

    淺談?dòng)绊?b class='flag-5'>晶分選的因素(2)

    制造率部分討論的工藝變化會(huì)影響分選
    的頭像 發(fā)表于 10-09 09:45 ?1109次閱讀
    淺談?dòng)绊?b class='flag-5'>晶</b><b class='flag-5'>圓</b>分選<b class='flag-5'>良</b><b class='flag-5'>率</b>的因素(2)

    制造限制因素簡(jiǎn)述(2)

    相對(duì)容易處理,并且良好的實(shí)踐和自動(dòng)設(shè)備已將斷裂降至低水平。然而,砷化鎵并不是那么堅(jiān)
    的頭像 發(fā)表于 10-09 09:39 ?972次閱讀
    <b class='flag-5'>晶</b><b class='flag-5'>圓</b><b class='flag-5'>制造</b><b class='flag-5'>良</b><b class='flag-5'>率</b>限制因素簡(jiǎn)述(2)

    碳化硅和硅的區(qū)別是什么

    。而硅是傳統(tǒng)的半導(dǎo)體材料,具有成熟的制造工藝和廣泛的應(yīng)用領(lǐng)域。 制造
    的頭像 發(fā)表于 08-08 10:13 ?3069次閱讀