異或門(mén) (英語(yǔ):Exclusive-OR gate,簡(jiǎn)稱XOR gate,又稱EOR gate、ExOR gate)是數(shù)字邏輯中實(shí)現(xiàn)邏輯異或的邏輯門(mén)。有多個(gè)輸入端、一個(gè)輸出端,多輸入異或門(mén)可由兩輸入異或門(mén)構(gòu)成。若兩個(gè)輸入的電平相異,則輸出為高電平1;若兩個(gè)輸入的電平相同,則輸出為低電平0。即如果兩個(gè)輸入不同,則異或門(mén)輸出高電平1。
異或門(mén)邏輯表達(dá)式
雖然異或不是開(kāi)關(guān)代數(shù)的基本運(yùn)算之一,但是在實(shí)際運(yùn)用中相當(dāng)普遍地使用分立的異或門(mén)。大多數(shù)開(kāi)關(guān)技術(shù)不能直接實(shí)現(xiàn)異或功能,而是使用多個(gè)門(mén)組合設(shè)計(jì)。
異或門(mén)真值表
“異或邏輯”關(guān)系是指:當(dāng)兩個(gè)邏輯自變量取值相異時(shí),函數(shù)為1;反之,當(dāng)自變量取值相同時(shí),函數(shù)為0?;蛘哒f(shuō):當(dāng)兩個(gè)輸入信號(hào)相異時(shí)有輸出,而相同時(shí)沒(méi)有輸出。
異或門(mén)符號(hào)
異或門(mén)的常用邏輯符號(hào)如下圖所示。對(duì)異或門(mén)的任何2個(gè)信號(hào)(輸入或輸出)同時(shí)取反,而不改變結(jié)果的邏輯功能。在“圈到圈”的設(shè)計(jì)中,我們選用最能表達(dá)要實(shí)現(xiàn)的邏輯功能的符號(hào)。
異或門(mén)應(yīng)用
異或門(mén)在計(jì)算電路及數(shù)字信號(hào)傳輸?shù)募m錯(cuò)電路中有著廣泛的用途。常用異或 門(mén)集成電路型號(hào)為74LS386,內(nèi)含4個(gè)二輸入端異或門(mén)電路,其引腳功能和內(nèi)部邏 輯結(jié)構(gòu)如圖所示。
責(zé)任編輯:YYX
-
邏輯門(mén)
+關(guān)注
關(guān)注
1文章
147瀏覽量
25027 -
異或門(mén)
+關(guān)注
關(guān)注
1文章
37瀏覽量
18084
發(fā)布評(píng)論請(qǐng)先 登錄
MATLAB符號(hào)表達(dá)式
邏輯轉(zhuǎn)換儀一個(gè)小例子
關(guān)于多位輸入真值表的問(wèn)題
【雨的FPGA筆記】基礎(chǔ)知識(shí)-------邏輯電路(1)
門(mén)電路的計(jì)算方式 門(mén)電路工作原理真值計(jì)算
【數(shù)字電路】關(guān)于邏輯異或門(mén)基礎(chǔ)知識(shí)點(diǎn)總結(jié)教程
邏輯門(mén)的特點(diǎn)總結(jié),這些細(xì)節(jié)你知道嗎?
同或門(mén)符號(hào),同或門(mén)邏輯符號(hào),表達(dá)式及真值表

怎么理解邏輯真值表_真值表如何推出邏輯表達(dá)式

邏輯門(mén)電路符號(hào)圖及與門(mén)真值表的資料概述

表達(dá)式與邏輯門(mén)之間的關(guān)系

邏輯運(yùn)算符與表達(dá)式

評(píng)論