印制電路板（ＰＣＢ）易于制造，性能可靠，價(jià)格便宜，因此廣泛地應(yīng)用于各種電子設(shè)備中。近年來(lái)，隨著電子技術(shù)的發(fā)展，印制電路板上微處理器和邏輯電路中的時(shí)鐘速率越來(lái)越快，信號(hào)的上升／下降時(shí)間越來(lái)越短，同時(shí)，板上器件密度和布線密度不斷增加，印制電路板的電磁兼容問(wèn)題變得日益突出。

在電磁兼容層面分析印制電路板，要考慮三個(gè)基本問(wèn)題：

保證信號(hào)在板上可靠地傳輸，確保信號(hào)的完整性（Signal Integrity）；

抑制電磁干擾ＥＭＩ的傳播；

加強(qiáng)防護(hù)，防止因?yàn)榭箶_度不足引起靈敏度故障（Susceptibility Failure）。

對(duì)于相對(duì)低頻的信號(hào)（信號(hào)的頻譜上限為100MHz），通?？梢圆豢紤]上述的問(wèn)題。但是當(dāng)信號(hào)波長(zhǎng)（λ）與信號(hào)線長(zhǎng)度（ｌ）可相互比擬時(shí)（ｌ≥０．１λ），就需要考慮印制線的幾何尺寸、布線、線間間隔以及傳輸信號(hào)的上升、下降時(shí)間，脈沖寬度與周期等因素，以致需要用傳輸線理論（在某些場(chǎng)合需要用微波理論）來(lái)正確地分析信號(hào)的傳播。

印制電路板上的印制線通?？梢杂梦Ь€或帶狀線模型來(lái)模擬。微帶線模型由介質(zhì)基片一邊的導(dǎo)體帶和基片另一邊的金屬接地板構(gòu)成，它可用來(lái)模擬ＰＣＢ表面層的印制導(dǎo)線。帶狀線模型由上下接地導(dǎo)體和中間導(dǎo)體帶構(gòu)成，接地板和導(dǎo)體帶之間是絕緣介質(zhì)，它可以模擬多層ＰＣＢ中間層的印制導(dǎo)線。

一、 信號(hào)完整性

ＰＣＢ上的信號(hào)完整性問(wèn)題主要包括時(shí)延、阻抗不匹配、地彈跳（Ground Bounce）、串音等。信號(hào)完整性問(wèn)題會(huì)影響電子器件的穩(wěn)定工作。

（１）信號(hào)時(shí)延：對(duì)于高頻信號(hào)，傳輸時(shí)延應(yīng)該是電路設(shè)計(jì)者考慮的最基本的問(wèn)題之一。傳輸時(shí)延與信號(hào)線的長(zhǎng)度、信號(hào)傳輸速度的關(guān)系如下：

式中：ｃ—真空中的光速；

εreff有效的相對(duì)電導(dǎo)率；

ｌｐ—信號(hào)線的長(zhǎng)度。

εreff與傳輸線周圍介質(zhì)有關(guān)，對(duì)于微帶傳輸線來(lái)說(shuō)，ε介于板的相對(duì)電導(dǎo)率與空氣相對(duì)電導(dǎo)率之間。在大多數(shù)系統(tǒng)中，信號(hào)傳輸線長(zhǎng)度是影響時(shí)鐘脈沖相位差（colock skew）的最直接因素。時(shí)鐘脈沖相位差是指同時(shí)產(chǎn)生的兩個(gè)時(shí)鐘信號(hào)，到達(dá)接收端的時(shí)間不同步。時(shí)鐘脈沖相位差降低了信號(hào)沿到達(dá)的可預(yù)測(cè)性，如果時(shí)鐘脈沖相位差太大，會(huì)在接收端產(chǎn)生錯(cuò)誤的信號(hào)，如圖ｌ所示。傳輸線時(shí)延已經(jīng)成為時(shí)鐘脈沖周期（Clock Cycle）中的重要部分。

圖1 傳輸時(shí)延對(duì)信號(hào)的影響

圖2 反射引起的振鈴現(xiàn)象

（２）阻抗不匹配：

阻抗不匹配可以由驅(qū)動(dòng)源，傳輸線和負(fù)載的阻抗不同引起，也可由傳輸線的不連續(xù)？例如導(dǎo)通孔、短截線？引起，另外由于返回路徑上局部電感、電容的變化，返回路徑不連續(xù)也會(huì)導(dǎo)致阻抗不連續(xù)。這種阻抗的不匹配，會(huì)導(dǎo)致反射和阻尼振蕩。反射會(huì)引起信號(hào)的振鈴？Ｒｉｎｇｉｎｇ？現(xiàn)象，即在穩(wěn)態(tài)信號(hào)上下產(chǎn)生的電壓過(guò)沖和下沖現(xiàn)象，如圖２所示。為了將電壓的過(guò)沖／下沖限制在合理的范圍內(nèi)（不超出穩(wěn)態(tài)值的ｌ０％～１５％），應(yīng)該遵循下面這樣一個(gè)原則：信號(hào)的上升時(shí)間要小于信號(hào)在印制導(dǎo)線上來(lái)回引起的傳輸時(shí)延。即： ｔr≤２ｌp／ｔppd

式中：ｔr—指信號(hào)的上升時(shí)間；

ｌp—信號(hào)線的長(zhǎng)度；

ｔppd—信號(hào)線單位長(zhǎng)度引起的延時(shí)。

振鈴現(xiàn)象可能會(huì)導(dǎo)致誤觸發(fā)，為了消除振鈴現(xiàn)象的影響，方法之一就是等待信號(hào)穩(wěn)定下來(lái)，但這又會(huì)減小系統(tǒng)最大可能的時(shí)鐘速率。

（３）地彈跳（Gound Bounce）：所謂地彈跳，是指在某一集成電路開(kāi)關(guān)時(shí)，由于ＰＣＢ的地線以及集成電路的接地引線具有一定的電感，相應(yīng)會(huì)引起器件內(nèi)部地電位短暫的沖擊或下降。而來(lái)自其它器件的輸入驅(qū)動(dòng)信號(hào)，或者由此器件輸出信號(hào)所驅(qū)動(dòng)的其他器件，都是以外部系統(tǒng)地為參考的。這種參考地電位的不一致，可能會(huì)導(dǎo)致器件的輸入門檻或輸出電平的改變，從而給高速ＰＣＢ的設(shè)計(jì)帶來(lái)問(wèn)題。對(duì)于電源來(lái)說(shuō)，也存在類似的問(wèn)題。

（４）串音：通常可分為兩部分，即公共阻抗耦合和電磁場(chǎng)耦合。公共阻抗耦合是因?yàn)椴煌盘?hào)共用公共返回路徑引起的，這種耦合通常在低頻時(shí)起決定作用。電磁場(chǎng)耦合又可分為電感耦合與電容耦合。串音屬于近場(chǎng)問(wèn)題，在ＰＣＢ０上，串音與線的長(zhǎng)度、線的間距、線中傳輸信號(hào)的方向以及參考地平面的狀況有關(guān)。例如地平面上的裂縫（Split）會(huì)使跨越裂縫的鄰近線路的串音增加，引起信號(hào)波形畸變。

2 減小傳導(dǎo)發(fā)射和輻射發(fā)射

電磁干擾問(wèn)題主要包括傳導(dǎo)發(fā)射和輻射發(fā)射問(wèn)題。電磁兼容中所謂的發(fā)射，是指“從源向外發(fā)出電磁能的現(xiàn)象”，與一般通信領(lǐng)域中人為的向外發(fā)射電磁波不同，ＰＣＢ中的發(fā)射常常是無(wú)意的。輻射發(fā)射標(biāo)準(zhǔn)通常覆蓋３０ＭＨｚ～１ＧＨｚ的范圍，在不久的將來(lái)將擴(kuò)展至５～４０ＧＨｚ。對(duì)于傳導(dǎo)發(fā)射，ＦＣ

Ｃ將范圍限

制在０．４５～３０ＭＨｚ，而ＣＩＳＰＲ將下限延伸０．１５ＭＨｚ。濾波是抑制傳導(dǎo)發(fā)射的一種重要方法。對(duì)離開(kāi)ＰＣＢ板的信號(hào)線進(jìn)行濾波，可以抑制傳導(dǎo)發(fā)射的傳播。

高頻時(shí)，ＰＣＢ上的印制線就像一個(gè)單極天線（mono-pole Antennas）或環(huán)形天線（Loop Antennas），向外輻射能量。輻射發(fā)射可以分為兩種基本類型：差模輻射和共模輻射。

差模輻射是由于閉合環(huán)路中的電流？即所謂的差模電流？引起的。輻射的強(qiáng)度與環(huán)的面積、電流的大小及頻率的平方成正比。通過(guò)減小上述因素，尤其是頻率，可以減小輻射的強(qiáng)度。另外，環(huán)的輻射具有方向性，一個(gè)小電流環(huán)的電場(chǎng)輻射值在環(huán)所處的平面上最大，而在環(huán)的軸向上最小。

共模輻射是由寄生效應(yīng)，例如地線層、電源層或電纜上的感應(yīng)電流？所謂的共模電流？引起的。共模輻射與一個(gè)單極天線類似，輻射的強(qiáng)度與單位線長(zhǎng)中的電流及頻率有關(guān)，但對(duì)方向不敏感。

由于差模電流產(chǎn)生的輻射是相減的，而共模電流產(chǎn)生的輻射是相加的，所以即使共模電流比差模電流小的多，也會(huì)產(chǎn)生程度相當(dāng)?shù)妮椛鋱?chǎng)。例如，長(zhǎng)為ｌｍ的電纜，其中間距為１．２７ｍｍ的兩導(dǎo)線中流有３０ＭＨｚ、２０ｍＡ的差模電流，會(huì)在３ｍ外產(chǎn)生１００μＶ／ｍ輻射電場(chǎng)，而對(duì)共模電流來(lái)說(shuō)，只需要８μＡ的電流就能產(chǎn)生同樣程度的輻射。在進(jìn)行遠(yuǎn)場(chǎng)分析時(shí)，必須考慮共模輻射。

3 加強(qiáng)防護(hù)

防護(hù)的強(qiáng)度，隨產(chǎn)品的用途而定。對(duì)于無(wú)關(guān)緊要的電子產(chǎn)品，就不需要專門的

防護(hù)。而對(duì)于軍用的電子產(chǎn)品及用于電廠與電網(wǎng)控制的電子設(shè)備，就需要加以最高等級(jí)的防護(hù)，因?yàn)榧词故窃跇O端情況下，也要保證這些設(shè)備能正常工作。

4 結(jié)論

在設(shè)計(jì)印制電路板時(shí)，必須考慮電磁兼容問(wèn)題，以確保設(shè)計(jì)功能的實(shí)現(xiàn)。在高頻時(shí)，簡(jiǎn)單的電路模擬可能不再適用，而需要用傳輸線理論或微波理論來(lái)分析遇到的問(wèn)題。
編輯：hfy