讓我們來看看等長對(duì)我們信號(hào)質(zhì)量的影響。
眾所周知,SERDES信號(hào)都是由差分傳輸?shù)?,也就是說,兩根信號(hào)線同時(shí)傳輸兩個(gè)大小相等,方向相反的信號(hào),接收端接收到的信號(hào)由兩線相減得來。當(dāng)兩根線完全等長的時(shí)候,我們看到的波形應(yīng)該是這樣子的:
兩次經(jīng)過零軸的時(shí)間差為5ns,剛好是信號(hào)的一個(gè)UI。
當(dāng)兩線不等長的時(shí)候,我們看到的波形是這個(gè)樣子的:
上升沿明顯變緩有木有。再將兩個(gè)對(duì)比看看:
圖中,藍(lán)色的是N與P不等長的信號(hào),可以看到,當(dāng)兩線不等長的時(shí)候,差分信號(hào)的能量明顯變?nèi)趿?,那多的能量去哪里了呢?/p>
差分對(duì)之中除了差模能量之外還有共模能量,差模是N與P之間相減,共模是N與P之間相加。能量總是守恒的,多的能量變成了共模能量繼續(xù)存在,圖片:
如果兩線的長度相差再大一些,我們接收端接收到的信號(hào)將會(huì)變成這樣:
可以看到,兩次經(jīng)過零軸的時(shí)間由之前的5ns變成了4.8ns?;蛘哒f,N與P的長度差,引起了0.04UI的抖動(dòng)。這時(shí)候,串行的Clock recovery該花點(diǎn)心思才能將其時(shí)鐘解出來了。而且在進(jìn)行時(shí)鐘與數(shù)據(jù)對(duì)位的時(shí)候,是對(duì)在0V這個(gè)階梯的左邊還是對(duì)在右邊呢?這又會(huì)引起時(shí)序問題的出現(xiàn)。
編輯:hfy
-
波形
+關(guān)注
關(guān)注
3文章
390瀏覽量
32346 -
SerDes
+關(guān)注
關(guān)注
7文章
217瀏覽量
35822 -
等長
+關(guān)注
關(guān)注
0文章
4瀏覽量
7639
發(fā)布評(píng)論請(qǐng)先 登錄
pcb設(shè)計(jì)中常見的走線等長要求是什么

PCB設(shè)計(jì)規(guī)則——等長 的體會(huì)
一個(gè)等時(shí)不等長的DDR
Altium Designer如何繞等長線
用allegro使二條時(shí)鐘線等長的設(shè)計(jì)置

一種頻率估計(jì)的倍頻等長信號(hào)加權(quán)融合算法
Allegro中關(guān)于繞等長的自動(dòng)功能
繞等長的命令和技巧
三個(gè)步驟,PCB設(shè)計(jì)信號(hào)等長分析
PCB設(shè)計(jì)中繞等長線的方法和技巧

評(píng)論