99精品伊人亚洲|最近国产中文炮友|九草在线视频支援|AV网站大全最新|美女黄片免费观看|国产精品资源视频|精彩无码视频一区|91大神在线后入|伊人终合在线播放|久草综合久久中文

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
創(chuàng)作中心

完善資料讓更多小伙伴認識你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

仿真反射詳解:DDR3的時鐘信號

電子設(shè)計 ? 來源:一博科技 ? 作者:一博科技 ? 2021-04-19 11:42 ? 次閱讀
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

一些經(jīng)驗公式

在上面給大家展示的這張圖其實是非常有代表意義的:

pIYBAGB8--iAHpFfAAEgbJg-iLQ093.png

這是一個1GHz的信號,上升沿大概在0.1ns左右。大家想到了什么?

是的,DDR3的時鐘信號。

五倍頻諧波合成一個波形,上升沿時間為信號周期的十分之一,符合我們一切對信號完整性的預(yù)期。

該信號五倍頻率處的這個諧波稱之為最高次有效諧波,我們前文中說的集總參數(shù)與分布參數(shù)界限的λ/20,指的就是最高次有效諧波的λ/20。所以一個1GHz的信號(注意這里說的是信號,不是正弦波),通常他的λ/20是60mil。

但是否每個波形的最高次有效諧波都是信號的五倍頻呢?并不一定,大家看下面兩幅圖:

xiangjieer02.png

xiangjieer03.png

這是兩個頻率為500MHz的信號,他們周期相等,幅值也相等,但是上升沿不一樣。很明顯,上升沿較抖的紅色信號直到9倍頻處還有較為明顯的頻率分量,而上升沿較緩的藍色信號在三倍頻以后的頻率分量就非常少了。

什么時候會出現(xiàn)這種狀況呢,不是說好了上升沿時間為信號周期的十分之一嗎?

由于工藝的不斷更新?lián)Q代,芯片的die電容不斷減小,現(xiàn)在大量的100MHz信號的上升沿達到了0.2ns甚至更少,高速先生不久前就碰到過66MHz的信號反射非常嚴重的。

同樣是因為工藝的原因,按照上升沿時間為信號周期的十分之一計算的話,25Gbps信號的上升時間應(yīng)為8ps,臣妾做不到??!所以在802.3bj中,要求的25G信號的上升沿為9.6ps(20%-80%)。而在現(xiàn)在的高速無源鏈路上只關(guān)心到信號中心頻率的兩倍頻處,再高的頻率分量由芯片來給你保證了。

為了輔助我們得出最高次有效頻率,我們還有這些經(jīng)驗公式:0.35/Tr,0.5/Tr??????其中Tr單位使用ns的話,得到的頻率為GHz,兩個公式的區(qū)別在于對最高次有效諧波定義的嚴格與否。

等等!各位看官不要走!如果您覺得這樣計算最高次有效諧波的波長再除以二十再跟傳輸線長度來進行對比來判斷是集總參數(shù)還是分布參數(shù)再去決定是否考慮傳輸線效應(yīng)太麻煩的話,這里還有個最簡單的:

xiangjieer04.png

就是這個了,如果上升時間小于六倍的傳輸延時,我們需要考慮傳輸線效應(yīng),稱之為高速。

最后,讓我們來對比一下兩種方法算出來的分布參數(shù)與高速有何不同,拿我們最開始的DDR3的波形舉例:

上升時間Tr為100ps;

高速的臨界條件為傳輸延時為16.6ps;

16.6ps傳輸?shù)拈L度為100mil;

100mil為3GHz正弦波的λ/20;

3GHz約等于使用0.35/Tr來算最高次諧波3.5GHz;

如果使用0.5/Tr來算最高次諧波的話,他的最高次諧波為5GHz;

回到文章頂部看我們最開始分享的那張圖??????

其實我們用有效頻率的二十分之波長來定義分布/集總參數(shù)與用六分之上升時間來定義高速/低速信號是完全一樣的東西啊。

路的反射

文章未動,公式先行:

xiangjieer05.png

inc ──入射 trans ──傳輸 refl── 反射

當信號穿越阻抗不連續(xù)的點時,會產(chǎn)生反射電壓與電流,從而使得分界面兩邊的電壓和電流相等(基爾霍夫定律)。
這樣就有如下公式:

fanshegongshi01.jpg

其中,由歐姆定律有:

fanshegongshi02.jpg

將基爾霍夫電流定律的電流用V/Z替代后:

fanshegongshi03.jpg

將V_trans替換后:

fanshegongshi04.jpg

由該公式我們可以得出:
反射系數(shù)

fanshegongshi05.jpg

傳輸系數(shù)

fanshegongshi06.jpg

在這里給大家自爆一下高速先生小時候?qū)W習(xí)過程中做過的筆記:

xiangjieer06.png

xiangjieer07.png

對于理工科來說,一些從數(shù)學(xué)上去理解問題的過程是必不可少,也是最直觀的。

高速先生也和大家一樣,學(xué)習(xí)反射都是從手算反彈圖開始的。同樣的,小高速先生 在畫出反彈圖之后曾經(jīng)覺得自己懂反射了。

可是轉(zhuǎn)念一想,還是發(fā)現(xiàn)了很多無法理解的問題:

為什么測試時在通道中間測試到的波形有回溝,而在終端測試到的波形又是好的?

Breakout區(qū)域有一次阻抗不連續(xù),但走出該區(qū)域之后,走線從細變寬,會增加一次反射,那是不是全程按照breakout區(qū)域走線會比較好?源端匹配電阻是不是也增加了一次反射?

xiangjieer08.png

是的,其實這些用一句“傳輸線很短的時候反射掩蓋在上升沿中了”就可以解釋。但是到底是怎么掩蓋在上升沿中的?

我們發(fā)現(xiàn)在上方的反彈圖中傳輸延時遠遠大于信號的上升時間,在計算反射時我們用的電壓實際上是信號高電平的電壓,并沒有關(guān)注上升沿過程中其他電平的狀態(tài),但實際上的情況并不是這樣,可是如果我們?nèi)绻焉仙氐臓顟B(tài)加入算式中,那這游戲可就沒法玩了。

編輯:hfy

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報投訴
  • DDR3
    +關(guān)注

    關(guān)注

    2

    文章

    284

    瀏覽量

    43174
  • 諧波
    +關(guān)注

    關(guān)注

    7

    文章

    873

    瀏覽量

    42789
收藏 人收藏
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

    評論

    相關(guān)推薦
    熱點推薦

    【RK3568+PG2L50H開發(fā)板實驗例程】FPGA部分 | DDR3 讀寫實驗例程

    ? 本原創(chuàng)文章由深圳市小眼睛科技有限公司創(chuàng)作,版權(quán)歸本公司所有,如需轉(zhuǎn)載,需授權(quán)并注明出處(www.meyesemi.com) 1.實驗簡介 實驗?zāi)康模?完成 DDR3 的讀寫測試。 實驗環(huán)境
    發(fā)表于 07-10 10:46

    在Vivado調(diào)用MIG產(chǎn)生DDR3的問題解析

    下面是調(diào)用的DDR3模塊的,模塊的倒數(shù)第二行是,模塊的時鐘輸入,時鐘源來自PLL產(chǎn)生的系統(tǒng)時鐘的倍頻。
    的頭像 發(fā)表于 05-03 10:21 ?590次閱讀
    在Vivado調(diào)用MIG產(chǎn)生<b class='flag-5'>DDR3</b>的問題解析

    TPS51116 完整的DDR、DDR2、DDR3、DDR3L、LPDDR3DDR4 電源解決方案同步降壓控制器數(shù)據(jù)手冊

    TPS51116為 DDR/SSTL-2、DDR2/SSTL-18、DDR3/SSTL-15、DDR3L、LPDDR3
    的頭像 發(fā)表于 04-29 16:38 ?398次閱讀
    TPS51116 完整的<b class='flag-5'>DDR</b>、<b class='flag-5'>DDR</b>2、<b class='flag-5'>DDR3</b>、<b class='flag-5'>DDR3</b>L、LPDDR<b class='flag-5'>3</b> 和 <b class='flag-5'>DDR</b>4 電源解決方案同步降壓控制器數(shù)據(jù)手冊

    DDR模塊的PCB設(shè)計要點

    在高速PCB設(shè)計中,DDR模塊是絕對繞不過去的一關(guān)。無論你用的是DDR、DDR2還是DDR3,只要設(shè)計不規(guī)范,后果就是——信號
    的頭像 發(fā)表于 04-29 13:51 ?1165次閱讀
    <b class='flag-5'>DDR</b>模塊的PCB設(shè)計要點

    TPS51216-EP 增強型產(chǎn)品 完整的 DDR2、DDR3DDR3L 內(nèi)存電源解決方案 同步降壓控制器數(shù)據(jù)手冊

    TPS51216-EP 以最低的總成本和最小的空間為 DDR2、DDR3DDR3L 內(nèi)存系統(tǒng)提供完整的電源。它將同步降壓穩(wěn)壓控制器 (VDDQ) 與 2A 灌/拉跟蹤 LDO (VTT) 和緩
    的頭像 發(fā)表于 04-26 11:12 ?311次閱讀
    TPS51216-EP 增強型產(chǎn)品 完整的 <b class='flag-5'>DDR</b>2、<b class='flag-5'>DDR3</b> 和 <b class='flag-5'>DDR3</b>L 內(nèi)存電源解決方案 同步降壓控制器數(shù)據(jù)手冊

    DDR3 SDRAM配置教程

    DDR3 SDRAM(Double-Data-Rate ThreeSynchronous Dynamic Random Access Memory)是DDR SDRAM的第三代產(chǎn)品,相較于DDR2,
    的頭像 發(fā)表于 04-10 09:42 ?3014次閱讀
    <b class='flag-5'>DDR3</b> SDRAM配置教程

    燦芯半導(dǎo)體推出DDR3/4和LPDDR3/4 Combo IP

    燦芯半導(dǎo)體(上海)股份有限公司(燦芯股份,688691)宣布推出基于28HKD 0.9V/2.5V 平臺的DDR3/4, LPDDR3/4 Combo IP。該IP具備廣泛的協(xié)議兼容性,支持DDR3
    的頭像 發(fā)表于 03-21 16:20 ?478次閱讀

    初次使用XC7A35T-FGG484做設(shè)計,用的是25MHZ有源晶振,有源晶振3.3V供電,DDR3的供電1.35V,現(xiàn)在接上晶振后,DDR3的供電變成1.8V

    初次使用XC7A35T-FGG484做設(shè)計,用的是25MHZ有源晶振,有源晶振3.3V供電,DDR3的供電1.35V,現(xiàn)在接上晶振后,DDR3的供電變成1.8V 求助怎么解決。
    發(fā)表于 03-21 14:25

    DDR內(nèi)存控制器的架構(gòu)解析

    DDR內(nèi)存控制器是一個高度集成的組件,支持多種DDR內(nèi)存類型(DDR2、DDR3、DDR3L、LPDDR2),并通過精心設(shè)計的架構(gòu)來優(yōu)化內(nèi)存
    的頭像 發(fā)表于 03-05 13:47 ?1795次閱讀
    <b class='flag-5'>DDR</b>內(nèi)存控制器的架構(gòu)解析

    三大內(nèi)存原廠或?qū)⒂?025年停產(chǎn)DDR3/DDR4

    據(jù)報道,業(yè)內(nèi)人士透露,全球三大DRAM內(nèi)存制造商——三星電子、SK海力士和美光,有望在2025年內(nèi)正式停產(chǎn)已有多年歷史的DDR3DDR4兩代內(nèi)存。 隨著技術(shù)的不斷進步和消費級平臺的更新?lián)Q代
    的頭像 發(fā)表于 02-19 11:11 ?1707次閱讀

    DDR3、DDR4、DDR5的性能對比

    DDR3、DDR4、DDR5是計算機內(nèi)存類型的不同階段,分別代表第三代、第四代和第五代雙倍數(shù)據(jù)速率同步動態(tài)隨機存取存儲器(SDRAM)。以下是它們之間的性能對比: 一、速度與帶寬 DDR3
    的頭像 發(fā)表于 11-29 15:08 ?1w次閱讀

    DDR內(nèi)存與SDRAM的區(qū)別 DDR4內(nèi)存與DDR3內(nèi)存哪個好

    系統(tǒng)總線同步工作,以提高數(shù)據(jù)傳輸效率。 DDR (Double Data Rate) :雙倍速率同步動態(tài)隨機存取存儲器,是SDRAM的后繼者,它通過在時鐘周期的上升沿和下降沿都進行數(shù)據(jù)傳輸來實現(xiàn)雙倍
    的頭像 發(fā)表于 11-29 14:57 ?3613次閱讀

    DDR5內(nèi)存的工作原理詳解 DDR5和DDR4的主要區(qū)別

    DDR5內(nèi)存的工作原理詳解 1. DDR5內(nèi)存簡介 DDR5(Double Data Rate 5)是第五代雙倍數(shù)據(jù)速率同步動態(tài)隨機存取存儲器(SDRAM)。它是
    的頭像 發(fā)表于 11-22 15:38 ?4745次閱讀

    如何選擇DDR內(nèi)存條 DDR3DDR4內(nèi)存區(qū)別

    隨著技術(shù)的不斷進步,計算機內(nèi)存技術(shù)也在不斷發(fā)展。DDR(Double Data Rate)內(nèi)存條作為計算機的重要組成部分,其性能直接影響到電腦的運行速度和穩(wěn)定性。DDR3DDR4是目前市場上最常
    的頭像 發(fā)表于 11-20 14:24 ?6156次閱讀

    DDR3寄存器和PLL數(shù)據(jù)表

    電子發(fā)燒友網(wǎng)站提供《DDR3寄存器和PLL數(shù)據(jù)表.pdf》資料免費下載
    發(fā)表于 08-23 11:06 ?2次下載
    <b class='flag-5'>DDR3</b>寄存器和PLL數(shù)據(jù)表