本應用筆記涵蓋了 HMALC-AS3 Hpe?_module 與 Gleichmann Electronics Research 的 Hpe?_midiv2 FPGA 開發(fā)系統(tǒng)的操作。它描述了 HMALC-AS3 上 CPU FPGA 的內容，包括 CPU 本地的時鐘結構和外設。

2. 硬件平臺概述

本應用筆記旨在用于裝有 ARM Hpe?_module（如圖 2 所示）的微控制器原型系統(tǒng)（如圖 1 所示）。

微控制器原型系統(tǒng)

ARM Hpe?_module HMALC-AS3

入門

系統(tǒng)預配置了一個安裝在客戶 FPGA 上的示例設計，如 [3] 中所述。CPU FPGA 預配置了ARM Cortex-M3 處理器，BootMonitor 軟件加載到系統(tǒng)閃存中。

關于處理器實現(xiàn)

本應用筆記隨附的 FPGA 映像包含 ARM Cortex-M0 r0p0 處理器的實現(xiàn)，以及 2.2 節(jié)中描述的外設和總線基礎設施。ARM Cortex-M0 處理器實現(xiàn)了 ARMv6-M 架構。

除了實現(xiàn)的調試接口外，兩個 FPGA 映像是相同的：

@fpga_processor_cortex-m0_serial_wire_encrypted.pof@：串行線

@fpga_processor_cortex-m0_jtag_encrypted.pof@：JTAG

固定配置

ARM Cortex-M0 r0p0 處理器包括許多配置選項，可在設備綜合時設置這些選項。圖 3 中的表格列出了為本應用筆記隨附的 FPGA 實現(xiàn)選擇的選項。圖 4 列出了與該 FPGA 映像相關的系統(tǒng)配置選擇。

“配置名稱”是用于配置處理器的 Verilog 參數(shù)名稱，供處理器許可證持有者參考。

編輯：hfy