低功耗是設(shè)計(jì)人員追求的目標(biāo)之一，針對(duì)功耗，目前大家已經(jīng)推出諸多低功耗方案。為增進(jìn)大家對(duì)功耗的認(rèn)識(shí)，本文將對(duì)IC功耗控制技術(shù)予以介紹。如果你對(duì)本文內(nèi)容具有興趣，不妨繼續(xù)往下閱讀哦。

在許多設(shè)計(jì)中，功耗已經(jīng)變成一項(xiàng)關(guān)鍵的參數(shù)。在高性能設(shè)計(jì)中，超過(guò)臨界點(diǎn)溫度而產(chǎn)生的過(guò)多功耗會(huì)削弱可靠性。在芯片上表現(xiàn)為電壓下降，由于片上邏輯不再是理想電壓條件下運(yùn)行的那樣，功耗甚至?xí)绊憰r(shí)序。為了處理功耗問(wèn)題，設(shè)計(jì)師必須貫穿整個(gè)芯片設(shè)計(jì)流程，建立功耗敏感的方法學(xué)來(lái)處理功率。

不應(yīng)該等到快要出帶才開(kāi)始擔(dān)心功耗問(wèn)題。如果這樣，你可能會(huì)發(fā)現(xiàn)減少功耗的工作做得太少了，也太晚了。

忽視任何一種消耗功率的因素。例如，當(dāng)你試圖減少開(kāi)關(guān)功耗的時(shí)候，泄露功耗卻可能是更值得重視的部分。過(guò)多的峰值功耗可能在片內(nèi)和片外都造成大的噪聲毛刺。

相信減少電源電壓或使用小幾何尺寸的工藝將解決功耗問(wèn)題。更低的電源電壓減小了噪聲裕量，并且減慢了電路運(yùn)行速度，這使得難以達(dá)到時(shí)序收斂，甚至難以滿足功能規(guī)格。在90納米及以下工藝，會(huì)呈現(xiàn)更大的漏電流。

指望一個(gè)“按鈕式”的低功耗解決方案或方法。必須在設(shè)計(jì)過(guò)程中的所有階段實(shí)現(xiàn)功耗管理——有時(shí)需要設(shè)計(jì)決策，有時(shí)更多的是自動(dòng)化實(shí)現(xiàn)。

認(rèn)為具功耗敏感的設(shè)計(jì)和自動(dòng)降耗是互斥的。如果在一個(gè)完整的功耗管理設(shè)計(jì)方法中將二者結(jié)合，這兩種技術(shù)將有效地幫助你克服功耗難題。

互連正在開(kāi)始支配開(kāi)關(guān)功耗，就像在前幾個(gè)工藝節(jié)點(diǎn)支配時(shí)序一樣。右圖表明了互連對(duì)總動(dòng)態(tài)功耗的相對(duì)影響。今天，設(shè)計(jì)師有能力通過(guò)布線優(yōu)化來(lái)減少功耗。

在物理設(shè)計(jì)階段，設(shè)計(jì)師也可以發(fā)現(xiàn)更多自動(dòng)降耗的機(jī)會(huì)。在物理設(shè)計(jì)過(guò)程中自動(dòng)降耗將是對(duì)設(shè)計(jì)流程早期以及邏輯綜合過(guò)程中功耗減少的補(bǔ)充。

功耗是一個(gè)“機(jī)會(huì)均等”問(wèn)題：從早期設(shè)計(jì)取舍到自動(dòng)物理功耗優(yōu)化，所有降低功耗的技術(shù)都彼此相互補(bǔ)充，并且需要作為每個(gè)現(xiàn)代設(shè)計(jì)流程中的一部分加以考慮。工程師在解決功耗問(wèn)題的時(shí)候，可以把下面這些準(zhǔn)則作為任何一種設(shè)計(jì)方法學(xué)的有機(jī)組成部分加以應(yīng)用。

應(yīng)該理解功耗是與性能（時(shí)序）、功能以及你的設(shè)計(jì)成本一樣重要的設(shè)計(jì)參數(shù)。在做設(shè)計(jì)決策和權(quán)衡時(shí)把功耗因素考慮進(jìn)去。流程早期明智的設(shè)計(jì)決策能帶來(lái)實(shí)質(zhì)的功耗節(jié)省。然而，在設(shè)計(jì)過(guò)程的初始階段，自動(dòng)減少功耗則比較困難。

采用高級(jí)設(shè)計(jì)技術(shù)來(lái)減少功耗，例如電壓/功率島劃分、模塊級(jí)時(shí)鐘門控、功率下降模式、高效存儲(chǔ)器配置和并行。能減少功耗的高級(jí)抽象技術(shù)包括動(dòng)態(tài)電壓和頻率調(diào)整、存儲(chǔ)器子系統(tǒng)分區(qū)，電壓/功率島劃分以及軟件驅(qū)動(dòng)睡眠模式等。

在RTL級(jí)和準(zhǔn)RTL級(jí)精確估算功耗。了解對(duì)整體功耗有影響的設(shè)計(jì)因素和規(guī)范是設(shè)計(jì)師的任務(wù)，但是，高級(jí)功耗估算工具能夠?yàn)樵O(shè)計(jì)者提供他們作適當(dāng)折衷時(shí)所需的信息，這對(duì)設(shè)計(jì)師來(lái)說(shuō)很有幫助。

研究所有自動(dòng)降低功耗的機(jī)會(huì)，在降耗的同時(shí)還不能影響時(shí)序或者增加面積。例如，在邏輯綜合階段，寄存器時(shí)鐘門控能夠被有效地使用，但是這樣做可能會(huì)對(duì)物理設(shè)計(jì)過(guò)程造成時(shí)序和信號(hào)完整性問(wèn)題。一個(gè)替代的方法就是在物理設(shè)計(jì)階段實(shí)現(xiàn)時(shí)鐘門控，這一階段已經(jīng)能得到精確的時(shí)序和信號(hào)完整性信息。

在物理設(shè)計(jì)階段通過(guò)優(yōu)化互連來(lái)減少高功耗節(jié)點(diǎn)的電容，從而節(jié)省功耗。一旦互連電容被減少，驅(qū)動(dòng)這些更低電容負(fù)載的邏輯門可以有更小的尺寸或者被優(yōu)化來(lái)產(chǎn)生更低的功耗。使用多閾值電壓單元替代來(lái)減少泄漏功耗也能夠在物理級(jí)得到有效實(shí)現(xiàn)。
責(zé)任編輯人：CC