數(shù)字時(shí)序??電路中通常使用三種類型的觸發(fā)器：電平觸發(fā)器，脈沖觸發(fā)器和邊沿觸發(fā)器?，F(xiàn)在讓我向您介紹這三個(gè)觸發(fā)因素。

如上圖所示，脈沖觸發(fā)器由兩個(gè)相同的電平觸發(fā)的SR觸發(fā)器組成，其中左SR觸發(fā)器成為主觸發(fā)器，右手側(cè)稱為從觸發(fā)器。該??電路也稱為Master-Slave SR觸發(fā)器?。脈沖觸發(fā)的觸發(fā)方式分為兩步：第一步是當(dāng)CLK = 1時(shí)，主觸發(fā)接收輸入端的信號(hào)，并設(shè)置為對(duì)應(yīng)狀態(tài)，從觸發(fā)不動(dòng)。第二步是當(dāng)CLK的下降沿到來時(shí)，根據(jù)主觸發(fā)器的狀態(tài)將觸發(fā)器翻轉(zhuǎn)。因此，Q和Q'的輸出狀態(tài)變化發(fā)生在CLK的下降沿。

如上圖所示，電平觸發(fā)的邏輯結(jié)構(gòu)圖和圖形符號(hào)圖僅在CLK為高電平時(shí)才可以接受輸入信號(hào)，并根據(jù)輸入信號(hào)將觸發(fā)輸出設(shè)置為對(duì)應(yīng)的輸出。它由一個(gè)SR觸發(fā)器和兩個(gè)NAND門組成，也稱為同步SR觸發(fā)器。

如上圖所示，主要在COMOS集成電路中使用的邊沿觸發(fā)電路結(jié)構(gòu)實(shí)際上是由兩個(gè)CMOS傳輸門組成的電平觸發(fā)D型觸發(fā)器。
當(dāng)CLK = 0時(shí)，TG1打開TG2，TG3關(guān)閉TG4。
當(dāng)CLK = 1時(shí)，TG1關(guān)閉TG2，TG3打開TG4。
邊沿觸發(fā)器?的次級(jí)狀態(tài)僅取決于時(shí)鐘信號(hào)的上升沿?或下降沿到來時(shí)輸入的邏輯狀態(tài)，并且輸入信號(hào)在此之前或之后的變化不會(huì)影響輸出狀態(tài)觸發(fā)器的
根據(jù)邏輯功能的不同特性，時(shí)鐘控制的觸發(fā)器通?？梢苑譃镾R觸發(fā)器，JK觸發(fā)器，T觸發(fā)器和D觸發(fā)器。觸發(fā)器是數(shù)字設(shè)計(jì)中必不可少的時(shí)序邏輯單元，它使電路具有??存儲(chǔ)功能?。順序邏輯電路和組合邏輯電路的結(jié)合使數(shù)字電路成為無限可能！
編輯：hfy