FPGA案例之衍生時(shí)鐘約束

系統(tǒng)中有4個(gè)衍生時(shí)鐘，但其中有兩個(gè)是MMCM輸出的，不需要我們手動(dòng)約束，因此我們只需要對(duì)clk_samp和spi_clk進(jìn)行約束即可。約束如下：

create_generated_clock -name clk_samp -source [get_pins clk_gen_i0/clk_core_i0/clk_tx] -divide_by 32 [get_pins clk_gen_i0/BUFHCE_clk_samp_i0/O]
create_generated_clock -name spi_clk -source [get_pins dac_spi_i0/out_ddr_flop_spi_clk_i0/ODDR_inst/C] -divide_by 1 -invert [get_ports spi_clk_pin]

這里需要注意的是，如果該約束中使用get_pins（即產(chǎn)生的時(shí)鐘并非輸出到管腳），那么無(wú)論是source的時(shí)鐘還是我們衍生的時(shí)鐘，在get_pins后面的一定是這個(gè)時(shí)鐘最初的產(chǎn)生位置。在視頻中我們會(huì)具體展示）。

我們?cè)龠\(yùn)行report_clocks，顯示如下：

我們?cè)诶碚撈摹癱reate_generated_clock”一節(jié)中講到，我們可以重新設(shè)置Vivado自動(dòng)生成的衍生時(shí)鐘的名字，這樣可以更方便我們后續(xù)的使用。按照前文所講，只需設(shè)置name和source參數(shù)即可，其中這個(gè)source可以直接從report_clocks中得到，因此我們的約束如下：

create_generated_clock -name clk_tx -source [get_pins clk_gen_i0/clk_core_i0/inst/mmcm_adv_inst/CLKIN1] [get_pins clk_gen_i0/clk_core_i0/inst/mmcm_adv_inst/CLKOUT1]
create_generated_clock -name clk_rx -source [get_pins clk_gen_i0/clk_core_i0/inst/mmcm_adv_inst/CLKIN1] [get_pins clk_gen_i0/clk_core_i0/inst/mmcm_adv_inst/CLKOUT0]

大家可以對(duì)比下report_clocks的內(nèi)容和約束指令，很容易就能看出它們之間的關(guān)系。

把上述的約束指令在tcl中運(yùn)行后，我們?cè)龠\(yùn)行一遍report_clocks，顯示如下：

在時(shí)序樹的分析中，我們看到，clk_samp和clk2兩個(gè)異步時(shí)鐘之間存在數(shù)據(jù)交互，因此要進(jìn)行約束，如下：

set_clock_groups -asynchronous -group [get_clocks clk_samp] -group [get_clocks clk2]

編輯：hfy

聲明：本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人，不代表電子發(fā)燒友網(wǎng)立場(chǎng)。文章及其配圖僅供工程師學(xué)習(xí)之用，如有內(nèi)容侵權(quán)或者其他違規(guī)問(wèn)題，請(qǐng)聯(lián)系本站處理。舉報(bào)投訴