99精品伊人亚洲|最近国产中文炮友|九草在线视频支援|AV网站大全最新|美女黄片免费观看|国产精品资源视频|精彩无码视频一区|91大神在线后入|伊人终合在线播放|久草综合久久中文

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

如何利用FPGA部分可重配置特性實(shí)現(xiàn)PYNQ-PRIO經(jīng)典案例

454398 ? 來源:PYNQ開源社區(qū)微信公眾號 ? 作者:品客 ? 2020-09-28 10:21 ? 次閱讀
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

PYNQ-PRIO是一個介紹如何利用FPGA部分可重配置特性和PYNQ框架提供的方便的API,對FPGA分時復(fù)用,提高FPGA靈活性的項目??芍嘏渲檬侵冈谝粋€FPGA工程中,劃分了靜態(tài)邏輯部分和動態(tài)邏輯部分,靜態(tài)邏輯部分是指在運(yùn)行過程中邏輯不變的部分,動態(tài)邏輯部分是指在運(yùn)行過程中可以根據(jù)需要下載特定比特流文件實(shí)現(xiàn)不同邏輯的部分,在工作時,修改某一動態(tài)邏輯部分不會對靜態(tài)邏輯部分和其他動態(tài)邏輯部分造成影響,實(shí)現(xiàn)了FPGA的功能上的分時復(fù)用。

上圖為工程項目示意圖。通過軟硬件劃分,在PS端中負(fù)責(zé)Linux通信,PL端例化了6個PR(Partitial Reconfiguration)塊。每個塊中有GPIO、uart和IIC等幾種不同的RM(Reconfiguration Module),它們通過各自的partitial bitstream下載。動態(tài)邏輯部分和靜態(tài)邏輯部分使用分離器保證它們互不影響,并在動態(tài)邏輯部分下載完成后對下載好的部分進(jìn)行復(fù)位。

此項目中在PYNQ框架下有兩種驅(qū)動這些IP的方式:一是直接使用PYNQ提供的API操作overlay里面的IP,二是將這些IP通過DTS(Device Tress Source)注冊到linux sysfs中,然后調(diào)用linux提供的驅(qū)動。

快速開始

運(yùn)行下面這條命令即可快速安裝:

sudo -H pip3 install git+https://github.com/Siudya/PYNQ-PRIO.git

項目演示

1 、 使用pynq API的方法:

打開~/prio/uart.ipynb,前面一段代碼是UART的驅(qū)動程序和必要的功能代碼,不是本文重點(diǎn)請讀者自己研讀。

接下來就是下載bit文件。首先下載靜態(tài)邏輯bit文件,靜態(tài)bit文件中的PR部分是默認(rèn)的RM。然后下載PR的bit文件。注意,下載一個PR的bit文件后要立刻例化一個驅(qū)動實(shí)例,這是因為每個PR的bit文件所對應(yīng)的hwh文件中其他PR部分都使用默認(rèn)RM,但是下載一個PR的bit文件并不會影響其他PR和靜態(tài)邏輯。

然后可以測試一下兩個UART的狀態(tài),在這里我們并沒有開啟中斷。

下一步我們測試兩個串口的收發(fā)。用杜邦線將uart1的TX(Arduino的Pin 9)和uart3的RX(Arduino的Pin 34),uart1的RX(Arduino的Pin 8)和uart3的TX(Arduino的Pin 35)連接起來,運(yùn)行這段代碼,可以看到信息被正確地收發(fā)了。

接下來我們試試含中斷的收發(fā)。首先仍然是例化實(shí)例,不過在這里我們要從overlay.interrupts_pins中讀取每個uart的中斷引腳,然后初始化uart實(shí)例。

利用asyncio庫和中斷,我們可以實(shí)現(xiàn)異步收發(fā)。

2 、使用linux sysfs API的方法:

打開~/prio_linux/uart_linux.pynb

首先和上面使用pynq的API的方法一樣,首先下載靜態(tài)邏輯的bit文件,再下載PR的bit文件。但是不同的是同時注冊了對應(yīng)的dtbo到linux系統(tǒng)中。dtbo由dtso編譯而來,dtso是描述設(shè)備樹的文件,關(guān)于它的編寫參閱以下鏈接:
https://www.raspberrypi.org/documentation/configuration/device-tree.md

注冊完成后可以直接在/dev下看到這兩個uart模塊。然后可以使用linux自帶的serial庫調(diào)用它們。

這個項目中我們利用了FPGA的部分可重構(gòu)的特性,實(shí)現(xiàn)了運(yùn)行中的部分邏輯的動態(tài)轉(zhuǎn)換。另外我們可以看到利用PYNQ提供的API,可以輕松注冊設(shè)備到Linux系統(tǒng),方便了其他程序?qū)ξ覀冏远xIP的使用。
編輯:hfy

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報投訴
  • FPGA
    +關(guān)注

    關(guān)注

    1645

    文章

    22050

    瀏覽量

    618531
  • Linux
    +關(guān)注

    關(guān)注

    87

    文章

    11511

    瀏覽量

    213825
  • uart
    +關(guān)注

    關(guān)注

    22

    文章

    1276

    瀏覽量

    103965
收藏 人收藏
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

    評論

    相關(guān)推薦
    熱點(diǎn)推薦

    基于FPGA的壓縮算法加速實(shí)現(xiàn)

    法的速度。我們將首先使用C語言進(jìn)行代碼實(shí)現(xiàn),然后在Vivado HLS中綜合實(shí)現(xiàn),并最終在FPGA板(pynq-z2)上進(jìn)行硬件實(shí)現(xiàn),同時于
    的頭像 發(fā)表于 07-10 11:09 ?759次閱讀
    基于<b class='flag-5'>FPGA</b>的壓縮算法加速<b class='flag-5'>實(shí)現(xiàn)</b>

    FPGA芯片的概念和結(jié)構(gòu)

    FPGA(Field Programmable Gate Array,現(xiàn)場可編程門陣列),是一種可在出廠后由用戶根據(jù)實(shí)際需求進(jìn)行編程配置的集成電路。與專用集成電路(如ASIC)不同,FPGA在硬件層面具備高度的
    的頭像 發(fā)表于 05-12 09:30 ?990次閱讀

    CADENAS 數(shù)字產(chǎn)品配置器輕松實(shí)現(xiàn)Ascendor電梯規(guī)劃

    。2022 年,Ascendor 啟動了一項數(shù)字化推進(jìn)計劃,其中一個重要部分就是實(shí)施由 CADENAS 提供技術(shù)支持的數(shù)字化產(chǎn)品配置器。 利用高質(zhì)量的規(guī)劃數(shù)據(jù)進(jìn)行靈活的電梯規(guī)劃 數(shù)字產(chǎn)品配置
    發(fā)表于 04-28 14:22

    基于FPGA的GigE Vision相機(jī)圖像采集方案設(shè)計

    1 概述 GigE Vision是一個比較復(fù)雜的協(xié)議,要在FPGA中完全實(shí)現(xiàn)具有較大的難度。如果FPGA作為接收端希望實(shí)現(xiàn)GigE Vision相機(jī)的
    的頭像 發(fā)表于 01-07 09:34 ?1033次閱讀
    基于<b class='flag-5'>FPGA</b>的GigE Vision相機(jī)圖像采集方案設(shè)計

    利用FPGA實(shí)現(xiàn)USB 2.0通信接口

    USB?2.0接口的實(shí)現(xiàn)方式 利用FPGA實(shí)現(xiàn)USB 2.0接口的方式一般有兩種,一是借助外圍的USB接口芯片,二是FPGA內(nèi)部
    的頭像 發(fā)表于 12-30 13:59 ?2897次閱讀
    <b class='flag-5'>利用</b><b class='flag-5'>FPGA</b><b class='flag-5'>實(shí)現(xiàn)</b>USB 2.0通信接口

    FPGA 在人工智能中的應(yīng)用

    FPGA是一種可編程的半導(dǎo)體設(shè)備,它允許工程師在生產(chǎn)后重新配置硬件邏輯。與傳統(tǒng)的ASIC(應(yīng)用特定集成電路)相比,FPGA具有更高的靈活性,可以根據(jù)不同的應(yīng)用需求進(jìn)行編程和重配置。這
    的頭像 發(fā)表于 12-02 09:53 ?2232次閱讀

    基于PYNQ和機(jī)器學(xué)習(xí)探索MPSOC筆記

    引言:《Exploring Zynq MPSoC With PYNQ and Machine Learning Applications》是當(dāng)年Zynq Book(ZYNQ-7000)的升級版本,在
    的頭像 發(fā)表于 11-16 11:32 ?699次閱讀
    基于<b class='flag-5'>PYNQ</b>和機(jī)器學(xué)習(xí)探索MPSOC筆記

    固化FPGA配置芯片的方式

    FPGA可以反復(fù)的重新配置,這就意味著設(shè)計者可以不斷的反復(fù)的下載設(shè)計的邏輯做驗證。如果出現(xiàn)錯誤或者需要升級,只需要修改設(shè)計,重新下載設(shè)計邏輯電路即可。FPGA雖然有重新配置的優(yōu)勢,帶來
    的頭像 發(fā)表于 10-24 18:13 ?1257次閱讀
    固化<b class='flag-5'>FPGA</b><b class='flag-5'>配置</b>芯片的方式

    一種簡單高效配置FPGA的方法

    本文描述了一種簡單高效配置FPGA的方法,該方法利用微處理器從串行外圍接口(SPI)閃存配置FPGA設(shè)備。這種方法減少了硬件組件、板空間和成
    的頭像 發(fā)表于 10-24 14:57 ?1621次閱讀
    一種簡單高效<b class='flag-5'>配置</b><b class='flag-5'>FPGA</b>的方法

    FPGA在圖像處理領(lǐng)域的優(yōu)勢有哪些?

    語言編程的,因此可以根據(jù)圖像處理的實(shí)際需求,動態(tài)地調(diào)整硬件資源的使用。這使得FPGA在處理圖像時能夠實(shí)現(xiàn)更高的能效比,從而降低系統(tǒng)的功耗。這對于需要長時間運(yùn)行的圖像處理系統(tǒng)尤為重要。 五、
    發(fā)表于 10-09 14:36

    如何在FPGA實(shí)現(xiàn)按鍵消抖

    FPGA(現(xiàn)場可編程門陣列)中實(shí)現(xiàn)按鍵消抖是一個重要的設(shè)計環(huán)節(jié),特別是在處理用戶輸入時,由于物理按鍵的機(jī)械特性和電氣特性,按鍵在按下和釋放的瞬間會產(chǎn)生抖動現(xiàn)象,這種抖動可能導(dǎo)致系統(tǒng)錯
    的頭像 發(fā)表于 08-19 18:15 ?3551次閱讀

    使用PYNQ訓(xùn)練和實(shí)現(xiàn)BNN

    使用 PYNQ 可以輕松在 FPGA實(shí)現(xiàn)加速 AI/ML,而無需編寫一行 HDL!讓我們看看如何做到這一點(diǎn)。
    的頭像 發(fā)表于 08-05 17:15 ?1080次閱讀
    使用<b class='flag-5'>PYNQ</b>訓(xùn)練和<b class='flag-5'>實(shí)現(xiàn)</b>BNN

    面向自動稱重配料系統(tǒng)的生產(chǎn)監(jiān)控物聯(lián)網(wǎng)解決方案

    物聯(lián)網(wǎng)通過傳感器、無線通信等技術(shù)手段,將物理世界的數(shù)據(jù)轉(zhuǎn)化為數(shù)字信息,并實(shí)現(xiàn)設(shè)備間的互聯(lián)互通。對于自動稱重配料系統(tǒng)而言,物聯(lián)網(wǎng)的應(yīng)用不僅意味著數(shù)據(jù)的簡單采集,更是通過對海量數(shù)據(jù)的分析處理,實(shí)現(xiàn)了對生
    的頭像 發(fā)表于 08-02 10:53 ?563次閱讀

    基于 FPGA 的會議系統(tǒng)設(shè)計

    固定,當(dāng)會議一端有多人參與時,就需要每人都單獨(dú)開一個窗口才能有較好的效果,較為不便?;诖?,我們設(shè)計了一個新的會議系統(tǒng),以更好地適應(yīng)多人會議的需求。 本系統(tǒng)以 Xilinx PYNQ-Z2 FPGA
    發(fā)表于 08-01 18:40

    FPGA和ASIC有什么不同之處

    FPGA是“重構(gòu)邏輯”器件。先制造的芯片,再次設(shè)計時“重新配置”。
    的頭像 發(fā)表于 07-24 09:32 ?1477次閱讀
    <b class='flag-5'>FPGA</b>和ASIC有什么不同之處