同相不同頻的跨時鐘域路徑介紹
同步時鐘是指發(fā)送時鐘和接收時鐘是由同一個MMCM或PLL生成，兩者之間有明確的相位關系。例如：兩者可以是同頻但有固定相差；或者同相但不同頻。這里我們重點介紹一下同相不同頻的跨時鐘域路徑，分兩種情形：從慢時鐘到快時鐘和從快時鐘到慢時鐘。
從慢時鐘到快時鐘
如下圖所示，這里假定CLK2的頻率是CLK1的3倍。這實際是條多周期路徑。
發(fā)送時鐘和接收時鐘之間的關系如下圖所示。
在只有時鐘周期約束而沒有多周期路徑約束的情況下，STA（Static Timing Analysis）工具會認為建立時間檢查和保持時間檢查如下圖所示。不難看出，保持時間檢查是合理的，但建立時間檢查不是期望的。換言之，建立時間如果按此分析就會過緊。
聲明：本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權轉載。文章觀點僅代表作者本人，不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學習之用，如有內(nèi)容侵權或者其他違規(guī)問題，請聯(lián)系本站處理。
舉報投訴
-
同步時鐘
+關注
關注
0文章
72瀏覽量
3474
原文標題：同步跨時鐘域路徑如何約束
文章出處：【微信號：Lauren_FPGA，微信公眾號：FPGA技術驛站】歡迎添加關注！文章轉載請注明出處。
發(fā)布評論請先 登錄
相關推薦
熱點推薦
FPGA設計中解決跨時鐘域的三大方案
介紹3種跨時鐘域處理的方法，這3種方法可以說是FPGA界最常用也最實用的方法，這三種方法包含了單bit和多bit數(shù)據(jù)的跨
跨時鐘域的時鐘約束介紹
解釋了什么時候要用到FALSE PATH： 1.從邏輯上考慮，與電路正常工作不相關的那些路徑，比如測試邏輯，靜態(tài)或準靜態(tài)邏輯。 2. 從時序上考慮，我們在綜合時不需要分析的那些路徑，比如跨越異步時鐘
發(fā)表于 07-03 11:59
如何處理好FPGA設計中跨時鐘域間的數(shù)據(jù)
介紹3種跨時鐘域處理的方法，這3種方法可以說是FPGA界最常用也最實用的方法，這三種方法包含了單bit和多bit數(shù)據(jù)的跨
發(fā)表于 07-29 06:19
關于FPGA中跨時鐘域的問題分析
跨時鐘域問題（CDC，Clock Domain Crossing ）是多時鐘設計中的常見現(xiàn)象。在FPGA領域，互動的異步時鐘
發(fā)表于 08-19 14:52
?3651次閱讀
揭秘FPGA跨時鐘域處理的三大方法
跨時鐘域處理是 FPGA 設計中經(jīng)常遇到的問題，而如何處理好跨時鐘域間的數(shù)據(jù)，可以說是每個 FP
介紹3種方法跨時鐘域處理方法
介紹3種跨時鐘域處理的方法，這3種方法可以說是FPGA界最常用也最實用的方法，這三種方法包含了單bit和多bit數(shù)據(jù)的跨
如何處理跨時鐘域這些基礎問題
對于數(shù)字設計人員來講，只要信號從一個時鐘域跨越到另一個時鐘域，那么就可能發(fā)生亞穩(wěn)態(tài)。我們稱為“跨時鐘
發(fā)表于 01-08 09:39
?958次閱讀
工商網(wǎng)監(jiān)
評論